[发明专利]三极管的制备方法以及使用该方法制备的三极管

说明书

技术领域

本发明属于三极管（Bipolar Transistor，又称为“双极型晶体管”）技术领域，涉及可减少三极管器件区域中的晶格缺陷和可动离子的制备三极管的方法，以及使用该方法制备的三极管。 

背景技术

    三极管是半导体领域中的常用器件，其一般地包括集电区（相应引出集电极C）、发射区（相应引出发射极E）和基区（相应引出基极B）。当前，在三极管的制备过程中，经常会出现因制备工艺（例如高温处理、掺杂等工艺过程）或环境的影响，使三极管的器件区域中（尤其是基区或基区的界面处）产生大量晶格缺陷和/或可动离子，这些晶格缺陷和/或可动离子可以影响三极管的HFE（发射区低频小信号输出交流短路电流放大系数）参数、BV_CBO（发射区开路时集电区和基区之间的反向击穿电压）参数，以至于同一批次制备的三极管的性能均匀性变差，例如，同一晶圆上制备的三极管的HFE参数并不一致。而对于功率型三极管，其性能均匀性更显重要。

    图1所示为NPN型三极管的器件区域中产生大量晶格缺陷和可动离子的结构示意图。如图1所示，三极管的发射区、基区形成于晶圆的正面，三极管的集电区形成于晶圆的背面。一般地，先在晶圆的背面掺杂制备形成集电极，然后在其正面分别构图掺杂以形成发射区和基区，尤其在制备形成基区和发射区的过程中，P-基区中会形成晶格缺陷和可动离子。

    为减少三极管器件区域中的晶格缺陷和/或可动离子，目前，主要通过优化发射区和集电区的制备工艺、或者在三极管制备后进行退火（例如氯气气氛中）来实现。但是，这些方法对晶格缺陷和/或可动离子的减少并不明显，效果较差。

有鉴于此，必要提出一种新型的制备方法以减少三极管器件区域中的晶格缺陷和/或可动离子。

发明内容

本发明的目的之一在于，减少三极管器件区域中的晶格缺陷和/或可动离子。

本发明的又一目的在于，提高同批次制备的三极管的器件性能均匀性。

为实现以上目的或者其它目的，本发明提供以下技术方案。

按照本发明的一方面，提供一种三极管的制备方法，其包括以下步骤：

提供半导体衬底并在所述半导体衬底上构图形成所述三极管的基区、集电区和发射区，所述基区和发射区构图形成于所述半导体衬底的正面；以及

通过在所述半导体衬底的背面上掺杂以形成第二晶格缺陷；

其中，所述第二晶格缺陷用于吸附所述三极管的器件区域中的第一晶格缺陷和/或可动离子。

按照本发明提供的制备方法的一实施例，可选地，所述掺杂为扩散掺杂或离子注入掺杂。

在一实例中，所述掺杂为扩散掺杂时，其包括以下步骤：

（1）在半导体衬底的表面生长牺牲氧化层；

（2）在半导体衬底正面涂光刻胶作为保护层；

（3）湿法去除半导体衬底的背面的牺牲氧化层；

（4）去除所述光刻胶； 

（5）在扩散炉的炉管中进行扩散掺杂；以及

（6）湿法去除所有牺牲氧化层。

在又一实例中，所述掺杂为离子注入掺杂时，其包括以下步骤：

（1）光刻胶构图定义掺杂区域；

（2）离子注入掺杂；

（3）去除所述光刻胶；以及

（4）退火。

按照本发明提供的制备方法的一实施例，其中，在构图形成于所述基区和发射区之前，所述集电区构图形成于所述半导体衬底的背面。

较佳地，所述辅助掺杂区在所述集电区上形成。

按照本发明提供的制备方法的又一实施例，其中，所述集电区构图形成于所述半导体衬底的正面。

在之前提供的制备方法实施例中，优选地，所述辅助掺杂区与所述集电区为相同导电类型掺杂，所述辅助掺杂区的掺杂浓度为所述发射区的掺杂浓度的三倍或三倍以上。

在之前提供的制备方法实施例中，优选地，所述三极管为功率三极管。

在之前提供的制备方法实施例中，所述三极管的器件区域主要是指基区以及基区与发射区的界面处。

按照本发明的又一方面，提供一种三极管，包括形成于半导体衬底之上的基区、集电区和发射区，所述基区和发射区构图形成于所述半导体衬底的正面；所述三极管还包括位于所述半导体衬底背面的辅助掺杂区；

其中，所述辅助掺杂区中包含多个通过掺杂形成的第二晶格缺陷，所述第二晶格缺陷用于吸附所述三极管的器件区域中的第一晶格缺陷和/或可动离子。