[发明专利]一种MOS器件及其制造方法

说明书

技术领域

本发明涉及半导体领域，特别涉及一种MOS器件及其制造方法。

背景技术

从90nm CMOS集成电路工艺起，随着器件特征尺寸的不断缩小，以提高沟道载流子迁移率为目的应变沟道工程（Strain Channel Engineering）起到了越来越重要的作用。多种应变技术被集成到器件工艺中去以提高器件驱动能力。其中一种方法是产生“全局应力”，全局应力是通常利用如下结构产生的，例如应变SiGe衬底，SiGe驰豫缓冲层上生长的应变硅衬底，或绝缘体上的应变硅等结构。另一种方法是产生“局部应力”，局部应力通常通过单轴工艺诱导产生，例如如下结构所产生的：产生应力的浅槽隔离结构、（双）应力衬里、嵌入在PMOS的源/漏极（S/D）区中的SiGe（e-SiGe）结构、嵌入在NMOS的源/漏极（S/D）区中的SiC（e-SiC）结构等。然而，这些常规应力技术效果会随着器件特征尺寸的缩小而不断削弱，使得器件驱动能力的增加幅度无法达到预定目标。

应变金属栅工程提供了一种新的对沟道产生应力的来源，可以改善源/漏异质外延层、应变衬里绝缘层等常规应力源效果随器件尺寸缩减而不断减弱的不利影响。如图1中所示，在MOS器件10中，常规的应变金属栅材料105（如TiN、TaN等）与栅绝缘材料110（如氧化硅、高K电介质等）直接接触。其首要目标是调节金属栅的功函数，再兼顾栅材料的本征应变对栅绝缘材料下面沟道的应变效果。然而，同一材料在面对多个不同功能要求时在作用最优效果上受到限制。

考虑到上述原因,仍然存在对MOS器件的沟道产生应变的方法和半导体结构的需求。该方法和器件能够克服上述限制。

发明内容

为了实现上述目的，本发明第一方面提供一种MOS器件，包括

半导体衬底；形成在半导体衬底中的沟道；形成在沟道上的栅堆叠以及围绕所述栅堆叠的侧墙；以及形成在侧墙两侧的衬底中的源/漏极；其中所述栅堆叠由绝缘层和其上的多层金属栅构成，所述多层金属栅由用于向所述沟道引入应力的应变金属层、用于调节金属栅的功函数的功函数调节层构成，所述功函数调节层从底部与侧面围绕应变金属层。

本发明第二方面提供一种制造MOS器件的方法，包括步骤：提供初始结构，所述初始结构包括半导体衬底，在该半导体衬底中形成的沟道,在沟道上方形成的包括栅绝缘层、栅绝缘层上的牺牲栅的栅堆叠，围绕栅堆叠的侧墙,以及形成在侧墙两侧的衬底中的源/漏极；去除牺牲栅；在去除牺牲栅后所形成的开口中形成用于调节待形成的多层金属栅的功函数的功函数调节层；以及形成用于向所述沟道引入应力的应变金属层，所述功函数调节层从侧面和底部围绕所述应变金属层，所述应变金属层和功函数调节层构成所述多层金属栅。

本发明第三方面提供一种MOS器件，包括半导体衬底；形成在半导体衬底中的沟道；形成在沟道上的栅堆叠以及围绕所述栅堆叠的侧墙；以及形成在侧墙两侧的衬底中的源/漏极；其中所述栅堆叠由栅绝缘层和其上的多层金属栅构成，所述多层金属栅由用于调节金属栅的功函数的功函数调节层以及形成在其顶部上的、用于向所述沟道引入应力的应变金属层构成。

本发明第四方面提供一种制造MOS器件的方法，包括步骤：提供半导体衬底；在所述半导体衬底中形成沟道；在该半导体衬底上依次形成栅绝缘层、用于调节功函数的功函数调节层和用于向所述沟道引入应力的应变金属层；图案化部分栅绝缘层、功函数调节层和应变金属层以形成栅叠层，其中所述栅叠层由保留的栅绝缘层、功函数调节层以及应变金属层构成；在栅叠层两侧形成侧墙；以及在侧墙两侧的衬底中形成源/漏极。

多层金属栅结构中的功函数调节层通过优化材料、成分、工艺与处理方法使之对应功函数达到最优（更接近价带顶或导带底），由此可以调节器件阈值到最优；应变金属层通过优化材料、成分、工艺与处理方法使之对应材料本征应力达到最优（压应力与张应力），由此可以施加更高效的应变效果到器件沟道。这样的结构克服了常规的应变金属栅材料不能同时满足功函数调节和施加的应变效果最优化的缺陷。

附图说明

通过参考以下描述和用于示出各个实施例的附图可以最好地理解实施例。在附图中：

图1是具有常规应变金属栅的MOS器件的横截面图；

图2-6是第一实施例中各步骤对应的器件结构的横截面图；以及

图7-12是第二实施例中各步骤对应的器件结构的横截面图。

具体实施方式