[发明专利]制造多个栅极结构的方法

说明书

技术领域

本发明涉及集成电路的制造，并且更具体地涉及一种带有多个栅极结构的半导体器件。

背景技术

随着晶体管尺寸的减小，在栅极长度缩短的情况下必须减小栅极氧化物的厚度来保持性能。然而，为了减少栅极的泄漏，通常要使用具有高介电常数(高-k)的栅极氧化物层，该具有高介电常数的栅极氧化物层允许较大的物理厚度，并同时保有了与在将来的技术节点中使用普通的栅极氧化物所提供的相同的有效厚度。

另外，随着技术节点的缩小，在一些集成电路(IC)的设计中需要利用金属栅电极替代普通的多晶硅栅电极，从而在部件尺寸减小的情况下改善器件的性能。形成金属栅电极的工艺被称作“后栅极”工艺，其中，最终的金属栅电极“最后”形成，从而减少了在栅极形成之后必须实施的，包括高温工艺的后续工艺的数量。

然而，对制造互补金属氧化物半导体(CMOS)而言，仍存在实施这种部件和工艺的挑战。随着栅极长度和器件之间的间隔的减小，这些问题变得严峻。例如，在“后栅极”制造工艺中，由于在湿式蚀刻/干式蚀刻伪栅极之后在层间介电(ILD)层中产生了不期望的凹槽，因此在相邻的晶体管之间难以实现理想的隔离。这些存在于ILD层中的凹槽在后续的工艺中变成了金属的容器，从而增加了电短路和/或器件故障的可能性。

发明内容

在一个实施例中，提供了一种制造多个栅极结构的方法，包括：提供硅衬底；在衬底上方沉积伪氧化物层；在伪氧化物层上方沉积伪栅电极层；将层图案化，从而限定出多个伪栅极；在多个伪栅极上形成含氮的侧壁隔离件；在含氮的侧壁隔离件之间形成层间介电层；通过原子层沉积(ALD)工艺，在层间介电层上选择性地沉积硬掩模层；去除伪栅电极层；去除伪氧化物层；沉积栅极电介质；以及沉积栅电极。

在另一实施例中，提供了一种制造多个栅极结构的方法，包括：提供硅衬底；在衬底上方沉积伪氧化物层；在伪氧化物层上方沉积伪栅电极层；将层图案化，从而限定出多个伪栅极；在多个栅电极上形成含氮的侧壁隔离件；在含氮的侧壁隔离件之间形成层间介电层；通过原子层沉积(ALD)工艺，在层间介电层上选择性地沉积硬掩模层；去除伪栅电极层；通过使伪氧化物层暴露于包含NH₃和含氟化合物的蒸汽混合物来去除伪氧化物层；沉积栅极电介质；以及沉积栅电极。

此外，为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种制造多个栅极结构的方法，包括：提供硅衬底；在所述衬底上方沉积伪氧化物层；在所述伪氧化物层上方沉积伪栅电极层；将所述层图案化，从而限定出多个伪栅极；在所述多个伪栅极上形成含氮的侧壁隔离件；在所述含氮的侧壁隔离件之间形成层间介电层；通过原子层沉积(ALD)工艺，在所述层间介电层上选择性地沉积硬掩模层；去除所述伪栅电极层；去除所述伪氧化物层；沉积栅极电介质；以及沉积栅电极。

在该方法中，所述ALD工艺包括一系列的ALD周期。

在该方法中，所述ALD工艺包括将金属前体和羟基前体的交替脉冲提供到反应室。

在该方法中，所述金属前体包括四氯过渡金属复合物。

在该方法中，所述四氯过渡金属复合物包括选自由ZrCl₄、HfCl₄、和TiCl₄构成的组中的化学品。

在该方法中，所述羟基前体包括选自由H₂O和H₂O₂构成的组中的化学品。

在该方法中，在大约120℃至300℃的温度下实施所述ALD工艺。

在该方法中，所述硬掩模层包括金属氧化物。

在该方法中，所述金属氧化物包括选自由氧化锆、氧化铪、或氧化钛构成的组中的材料。

在该方法中，所述含氮的介电层包括氮化硅或氮氧化硅。

在该方法中，通过使所述伪氧化物层暴露于包含NH₃和含氟化合物的蒸汽混合物来实施去除所述伪氧化物层的步骤。

在该方法中，所述含氟的化合物选自由HF和NF₃构成的组。

在该方法中，所述蒸汽混合物包括NH₃和HF。

在该方法中，在10mTorr和25mTorr之间的压力下实施将所述伪氧化物层暴露于蒸汽混合物的步骤。

在该方法中，所述蒸汽混合物包括NH₃和NF₃。

在该方法中，在2Torr和4Torr之间的压力下实施将伪氧化物层暴露于蒸汽混合物的步骤。