[发明专利]半导体装置

说明书

技术领域

所公开的发明涉及一种利用半导体元件的半导体装置。

背景技术

利用半导体元件的半导体装置之一的存储装置大致分为易失性存储装置和非易失性存储装置，易失性存储装置是如果没有电力供应，存储内容就消失的存储装置，而非易失性存储装置是即使没有电力供应也保持存储内容的存储装置。

作为易失性存储装置的典型例子，有DRAM(Dynamic Random Access Memory：动态随机存取存储器)。DRAM通过选择构成存储元件的晶体管并将电荷积蓄在电容器内来储存信息。

根据上述原理，因为当从DRAM读出信息时电容器的电荷消失，所以每次读出信息时都需要再次进行写入工作。此外，由于在构成存储元件的晶体管中因截止状态下的源极与漏极之间的泄漏电流(截止电流)等而即使未选择晶体管，电荷也流出或流入，所以数据保持期间较短。因此，需要按规定的周期再次进行写入工作(刷新工作)，而难以充分降低耗电量。此外，因为如果没有电力供应，存储内容就消失，所以需要利用磁性材料或光学材料的其他存储装置以长期保持存储内容。

作为易失性存储装置的另一例子，有SRAM(Static Random Access Memory：静态随机存取存储器)。SRAM使用触发器等电路保持存储内容，而不需要进行刷新工作。在这一点上SRAM优越于DRAM。但是，由于使用触发器等电路，所以存在存储电容器的单价高的问题。此外，在如果没有电力供应，存储内容就消失这一点上，SRAM和DRAM相同。

作为非易失性存储装置的典型例子，有快闪存储器。快闪存储器在晶体管的栅电极和沟道形成区之间包括浮动栅极，并使该浮动栅极保持电荷来进行存储，因此，快闪存储器具有其数据保持期间极长(几乎永久)并且不需要进行易失性存储装置要进行的刷新工作的优点(例如，参照专利文献1)。

但是，由于当进行写入时发生的隧道电流导致构成存储元件的栅极绝缘层的劣化，从而发生存储元件因进行规定次数的写入而不能发挥其功能的劣化问题。为了缓和上述问题的影响，例如，采用使各存储元件的写入次数均等的方法，但是，为了实现该方法，需要复杂的外围电路。另外，即使采用这种方法，也不能解决使用寿命的根本问题。就是说，快闪存储器不适合于信息的重写频度高的用途。

另外，关于上述快闪存储器已提出了为了增大存储容量，在一个存储单元中存储大于两个阶段的数据的“多值”的快闪存储器(例如，参照专利文献2)。

[专利文献1]日本专利申请公开昭57-105889号公报

[专利文献2]日本专利申请公开平11-25682号公报

然而，多值存储有如下问题：由于随着存储的大容量化使用多种不同的电位值，所以增加所需要的电路而导致半导体装置的大型化和成本高。

此外，多值存储一般由使用多个晶体管的电路构成，在同一电位下也因各晶体管的不均匀而在每个存储单元中发生电位值的不均匀。有时有因这些不均匀而不能正确地写入数据及读出数据的问题。作为解决这种问题的方法之一，一般进行验证工作。然而，为了确定写入信息后的阈值电位在指定的范围内，进行验证工作的判定，并且在超过阈值电位保持电位。此时，在读出数据时的阈值电位与写入时的电位相等时，在写入时保持的电位与读出时的电位之间的余量少。换言之，在这样的状态下进行判定时，仅减少极少的电荷也成为低于阈值电位而发生误读。此外，因来自外部的杂波等而产生阈值电位变动的现象，所谓的振动现象(chattering phenomenon)，由此不能进行正确的读出。

关于上述课题可以考虑准备两种验证工作的电位和读出时的基准电位而控制的方法或使用开关等的外围电路控制基准电位的方法。然而，当使用这些方法时，有电路规模增大并耗电量也增大的问题。

发明内容

鉴于上述问题，所公开的发明的一个方式的目的之一是提供一种即使没有电力供应也能够保持存储内容并对写入次数也没有限制的具有新结构的半导体装置。

另外，所公开的发明的一个方式的目的之一是通过使用具有新结构的半导体装置缩小电路规模并提高写入、读出的可靠性。

根据本说明书所公开的发明的一个方式，在对使用包含氧化物半导体层的晶体管的存储单元进行验证工作及读出时，通过将显示不同的阈值电压的双栅驱动的晶体管用作电阻元件，可以仅使用一系统的基准电位电路实现稳定的验证工作及读出工作。