[发明专利]半导体存储装置

说明书

关联申请的参照 

本申请享受2011年3月24日申请的日本专利申请编号2011-066711的优先权的利益，该日本专利申请的全内容在本申请中援用。 

技术领域

本实施例涉及半导体存储装置。 

背景技术

传统的NAND型闪速存储器中，存在来自用户的多样性能要求的场合，在出厂前的检查工序中进行存储单元的工作参数的调节。但是，出厂后，用户也有希望变更NAND型闪速存储器中的存储单元的工作特性的情况。 

发明内容

本发明的实施例提供可变更存储单元的工作特性的半导体存储装置。 

根据实施例，提供包括存储单元阵列、存储部、选择部、启动处理部和工作控制部的半导体存储装置。存储单元阵列中，排列多个存储单元。存储部预先存储成为选择候补的多个工作参数。选择部根据来自用户的变更指示，选择多个工作参数中要使用于使存储单元工作的工作参数。启动处理部根据来自用户的启动指示，启动电源的同时，从存储部读出由选择部选择的工作参数，设定成可使用状态。工作控制部使用由启动处理部设定成可使用状态的工作参数，使存储单元工作。 

根据本发明的实施例，可提供在出厂后等可变更存储单元的工作特性 的半导体存储装置。 

附图说明

图1是第1实施例的半导体存储装置的构成的示图。 

图2是第1实施例中的读出指令的序列的示图。 

图3是第1实施例中的半导体存储装置的工作的流程图。 

图4是第1实施例中的半导体存储装置的工作的流程图。 

图5是第1实施例效果的示图。 

图6是第2实施例的半导体存储装置的构成的示图。 

图7是第2实施例中的半导体存储装置的工作的流程图。 

图8是第3实施例中的半导体存储装置的工作的流程图。 

图9是第4实施例的半导体存储装置的构成的示图。 

图10是适用第1～第4实施例的半导体存储装置的存储系统的构成的示图。 

图11是适用第1～第4实施例的半导体存储装置的存储系统的构成的示图(变形例)。 

具体实施方式

以下参照附图，详细说明实施例的半导体存储装置。另外，这些实施例不限定本发明。 

(第1实施例) 

用图1说明第1实施例的半导体存储装置。图1是半导体存储装置的构成的示图。 

半导体存储装置是非易失性半导体存储器，例如包含NAND型闪速存储器(以下，称为NAND存储器)1。以下，例示地说明半导体存储装置为NAND存储器1的情况。 

NAND存储器1具备存储单元阵列MA1、MA2、ROM熔丝存储器10、OTP(One Time Programmable：一次性可编程)型的ROM20、控 制器30、寄存器40。 

存储单元阵列MA1、MA2中，多个存储单元分别例如在行方向及列方向排列。存储单元阵列MA1、MA2中，通过行方向延伸的多个字线中的选择字线和列方向延伸的多个位线中的选择位线选择存储单元而工作。各存储单元可使用上位页面及下位页面进行多值存储。存储单元阵列MA1、MA2中，构成为排列多个作为数据删除单位的物理块。存储单元阵列MA1、MA2中，按物理页面进行数据的写入及数据的读出。物理块由多个物理页面构成。 

ROM熔丝存储器10中，预先在出厂前存储初始工作参数。初始工作参数是作为适合各存储单元的初始设定时(出厂时)的状态而出厂前确定的与各存储单元的工作条件相关的参数。初始工作参数例如包含以下的参数(的组)。 

(1)写入(prog)时 

·start Vpgm：第一次施加的写入电压 

·ΔVpgm：写入电压的step size(步长) 

·pulse宽度：写入电压的脉冲的宽度 

·Program Verify level：写入时的验证电压 

·非选择WL(WordLine)Voltage：向写入时未选择字线施加的电压 

(2)读入(read)时 

·Vread：向读出时未选择字线施加的电压 

·Tsense：读出时的读出时间 

·Tblch：对选择BL(Bit Line：位线)充电的时间(BL充电时间) 

·read level：判断存储单元的阈值的读出电压 

(3)删除(Erase)时