[发明专利]半导体装置

权利要求书

1.一种半导体装置，其特征在于，包括：

P通道型的第一MOS晶体管，至少接收第一动作电压或比所述第一动作电压更小的第二动作电压；以及

N通道型的第二MOS晶体管，至少连接在所述第一MOS晶体管与基准电位之间，

所述第一MOS晶体管以及所述第二MOS晶体管构成对应于输入至栅极的信号来产生输出信号的逻辑电路，

在通常动作时，所述第一动作电压供给至所述第一MOS晶体管的源极，

在待机动作时，所述第二动作电压供给至所述第一MOS晶体管的源极，对所述第二动作电压进行设定，使得所述第一MOS晶体管以及所述第二MOS晶体管各自的栅极与源极之间的电压的振幅大于所述第一MOS晶体管以及所述第二MOS晶体管的阈值。

2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括选择电路，该选择电路在通常动作时选择所述第一动作电压，在待机动作时选择所述第二动作电压。

3.根据权利要求2所述的半导体装置，其特征在于，所述选择电路基于来自外部的控制信号来选择所述第一动作电压或所述第二动作电压。

4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，所述半导体装置还包括产生电路，该产生电路从外部接收所述第一动作电压，并根据所述第一动作电压来产生所述第二动作电压。

5.根据权利要求1至3中任一项所述的半导体装置，其特征在于，所述半导体装置还包括产生电路，该产生电路从外部接收所述第二动作电压，并根据所述第二动作电压来产生所述第一动作电压。

6.根据权利要求1所述的半导体装置，其特征在于，所述逻辑电路包括：包含所述第一MOS晶体管及第二MOS晶体管的第一反相器电路、与连接于所述第一反相器电路且包含所述第一MOS晶体管及第二MOC晶体管的第二反相器电路，外部时钟信号输入至所述第一反相器电路，所述第二反相器电路将内部时钟信号予以输出。

7.根据权利要求6所述的半导体装置，其特征在于，所述逻辑电路还包括与所述内部时钟信号同步地将数据予以输入输出的电路。

8.根据权利要求1所述的半导体装置，其特征在于，所述逻辑电路还包括：供给所述第一动作电压或第二动作电压的电源供给部、串联地连接在所述电源供给部与所述第一MOS晶体管之间的P通道型的第三MOS晶体管、以及串联地连接在所述第二MOS晶体管与基准电位之间的N通道型的第四MOS晶体管；

第一时钟信号输入至所述第三MOS晶体管的栅极，对所述第一时钟信号进行反转所得的第二时钟信号输入至所述第四MOS晶体管的栅极，

数据输入至所述第一MOS晶体管以及第二MOS晶体管的栅极。

9.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括：形成有用以对数据进行记忆的记忆元件的存储器阵列、与连接于所述存储器阵列的数据输出电路，所述数据输出电路包括所述逻辑电路。

10.根据权利要求1所述的半导体装置，其特征在于，所述待机动作的期间为芯片致能信号未从外部输入至所述半导体装置的期间。

11.根据权利要求1所述的半导体装置，其特征在于，所述待机动作的期间为将芯片致能信号予以输入之后的不进行命令动作的固定期间。

12.根据权利要求11所述的半导体装置，其特征在于，所述半导体装置为快闪存储器。