[发明专利]电阻及其制作方法

说明书

技术领域

本发明涉及一种电阻及其制作方法，尤其涉及一种与具有金属栅极(metal gate)的晶体管整合的电阻及其制作方法。

背景技术

在半导体产业中，为了提升晶体管的操作效率，现已有利用金属作为晶体管控制栅极的方式。金属栅极具有低的电阻与无耗层效应等优点，可以改善传统栅极使用高电阻的多晶硅材料所造成的操作效能不佳等缺点。金属栅极可概分为前栅极(gate first)工艺与后栅极(gate last)工艺，其中后栅极工艺又因符合金属材料的热预算，以及可提供较宽的材料选择等原因，逐渐地取代了前栅极工艺。

另外，在集成电路中，常需要加入电阻等其它电路元件的设置，来做稳压或滤噪声等功能。而电阻其主体一般来说是利用多晶硅、掺杂区或金属氧化物来制作。

由于集成电路工艺的高复杂度以及各式元件产品的高精密性，因此在追求良率的不断提升时，除了尝试改良工艺技术之外，对工艺整合的需求亦是相当重要的一环，以减少工艺步骤并同时提升生产效率。因此，业界仍然需要一种可成功整合电阻以及具有金属栅极的晶体管的制作方法。

发明内容

因此，本发明提供一种整合电阻以及具有金属栅极的晶体管的制作方法。

本发明提供一种具有金属栅极的晶体管与电阻的制作方法，该制作方法首先提供基底，且该基底上定义有晶体管区与电阻区。接下来，在该晶体管区与该电阻区内分别形成晶体管与电阻，该晶体管具有虚置栅极(dummy gate)。随后，移除该虚置栅极与部分该电阻，以分别于该晶体管与该电阻内形成一个第一沟槽与二个第二沟槽，并于该第一沟槽与这些第二沟槽内分别形成至少一高介电常数栅极介电层。之后，在该第一沟槽与这些第二沟槽中分别形成金属栅极与金属结构。

本发明另提供一种电阻，该电阻包括有基底、设置于该基底上的多晶硅部分、以及二金属部分，这些金属部分分别设置于该多晶硅部分的两端，且这些金属部分的底部分别包括U型高介电常数材料层。

根据本发明所提供的具有金属栅极的晶体管与电阻的整合制作方法，可在不增加工艺复杂度的前提下整合电阻以及具有金属栅极的晶体管。此外，由于电阻具有金属部分，因此在后续进行接触插塞的制作时，可因与接触插塞接触的材料变少而增加接触插塞的材料选择，以及提升工艺容忍度(process window)。更重要的是，电阻本身因具有热稳定性高的金属部分，故可更提升电阻的稳定性以及电性表现。

附图说明

图1至图8为本发明所提供的一种具有金属栅极的晶体管与电阻的制作方法的优选实施例的示意图。

附图标记说明

100        基底            102    晶体管区

104        电阻区          106    浅沟隔离

107        介电层          108    多晶硅层

110        图案化硬掩模    112    虚置栅极

114        电阻            120    轻掺杂漏极

122、124   间隙壁          126    源极/漏极

128        金属硅化物      130    晶体管

140        接触洞蚀刻停止层142    内层介电层

144        图案化硬掩模    146    第一沟槽

148        第二沟槽        150    高介电常数栅极介电层

152        功函数金属层    154    阻挡层

156        填充金属层      162    金属栅极

164        金属部分        170    介电层

172        第一接触插塞    174    第二接触插塞

具体实施方式