[发明专利]PMOS晶体管结构及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种PMOS晶体管结构及其制造方法。

背景技术

随着CMOS元件尺寸的缩小，载流子迁移率已经成为影响CMOS器件性能的重要因素。现有技术中一种提高MOS晶体管载流子迁移率的方法是通过向晶体管沟道区域有选择地施加应力，这种应力使半导体晶体晶格发生畸变，如向PMOS晶体管的沟道区施加压应力，半导体晶体晶格发生压缩，进而影响能带的排列和半导体电荷输送性能，通过控制在形成的器件中的应力大小和分布，以提高载流子迁移率，改善器件的性能。

现有技术中，可以通过在源/漏区埋置锗硅(SiGe)层造成半导体晶格失配，在晶体管沟道区域中引入应力，提高MOS晶体管载流子迁移率。对于PMOS器件制造，需要SiGe层中的Ge是高浓度的，以增大沟道应力，而为了降低源漏区的薄层电阻和接触电阻，通常需要在SiGe层中掺杂硼。然而在SiGe层中的高浓度硼可能向外扩散至沟道区域，而导致短沟道晶体管中阈值电压Vth的滚降(roll-off)，出现严重的短沟道效应(SCE)。

因此，提供一种PMOS晶体管结构及其制造方法，能够提高PMOS晶体管载流子迁移率，是本领域技术人员亟待解决的一个技术问题。

发明内容

本发明的目的在于提供一种PMOS晶体管结构及其制造方法，能提高沟道区域的应力，提高PMOS晶体管载流子迁移率改善阈值电压的分布，降低短沟道效应。

为解决上述问题，本发明提出一种PMOS晶体管的制造方法，该方法包括如下步骤：

提供硅衬底，所述硅衬底中形成有浅沟槽隔离结构和有源区；

在所述有源区中形成埋置碳硅(SiC)层；

在所述有源区上方形成栅极结构；

在所述栅极结构两侧的有源区中形成埋置锗硅(SiGe)层。

进一步的，在所述有源区中形成埋置碳硅(SiC)层的步骤，包括：

刻蚀所述有源区，形成一沟槽；

在所述沟槽中外延生长或沉积一层厚度小于该沟槽深度的碳硅(SiC)层；

在所述碳硅(SiC)层上外延生长或沉积一层顶部至少与沟槽顶部齐平的外延硅(Si)层，以形成所述埋置碳硅(SiC)层。

进一步的，在所述有源区中形成埋置碳硅(SiC)层的步骤，包括：

向所述有源区中一定深度中注入碳(C)离子；

快速退火，以在所述有源区中中形成埋置碳硅(SiC)层。

进一步的，所述埋置碳硅(SiC)层的厚度为30nm～300nm。

进一步的，所述埋置碳硅(SiC)层中碳(C)离子的浓度为3％～10％。

进一步的，所述埋置碳硅(SiC)层上方的硅厚度为30nm～100nm。

进一步的，在所述有源区上形成栅极结构之前或之后，还包括：向所述埋置碳硅(SiC)层中注入氟(F)离子。

进一步的，所述氟离子的注入能量为3KeV～10KeV，注入剂量为5E12/cm²～5E13/cm²。

进一步的，在所述栅极结构两侧的有源区中形成埋置锗硅(SiGe)层的步骤，包括：

以所述栅极结构为掩膜，刻蚀所述栅极结构两侧的有源区，形成凹槽；

在所述凹槽中外延生长或沉积一层厚度小于该凹槽深度的锗硅(SiGe)层；

在所述锗硅(SiGe)层上外延生长或沉积一层顶部至少与所述凹槽顶部齐平的外延硅(Si)层，以形成所述埋置锗硅(SiGe)层。

进一步的，在所述栅极结构两侧的有源区中形成埋置锗硅(SiGe)层的步骤，包括：

以所述栅极结构为掩膜，采用轻掺杂源/漏区(LDD)离子注入法向所述栅极结构两侧的有源区中注入锗离子；

快速退火，以在所述栅极结构两侧的有源区中形成埋置锗硅(SiGe)层。

进一步的，在所述栅极结构两侧的有源区中形成埋置锗硅(SiGe)层之后，还包括：向所述埋置锗硅(SiGe)层中注入硼离子。

进一步的，所述硅衬底为<100>、<110>或<111>晶格。

相应的，本发明还提供一种PMOS晶体管结构，包括：

具有埋置锗硅层的源极区；

具有埋置锗硅层的漏极区；

具有埋置碳硅层的沟道区，位于所述源极区和漏极区之间。