[发明专利]半导体存储器件

说明书

相关申请的交叉引用

本申请要求于2010年9月3日在韩国知识产权局提交的韩国专利申请第10-2010-0086580号的优先权，其全部公开内容通过引用合并于此。

技术领域

所公开实施例的一个或多个方面涉及半导体存储器件，更具体地，涉及用于高效地控制堆叠结构的半导体存储器芯片的半导体存储器件。

背景技术

随着对半导体存储器件高集成度和高性能的需求不断增长，堆叠结构的半导体存储器芯片的重要性越来越高。此外，由于这种半导体存储器件的密集式堆叠结构所致，与访问器件相关的有害干扰和热越来越频繁地发生。因此，需要高效率地控制堆叠结构的半导体存储器芯片，以保持半导体存储器芯片高度集成的结构并减少与堆叠的半导体存储器芯片相关的干扰和过多热量。

发明内容

所公开的实施例的一个或多个方面提供半导体存储器件，包括半导体封装，用于高效地控制堆叠结构的半导体存储器芯片。

在一个实施例中，一种半导体封装包括封装接口，一叠半导体芯片，多叠贯通衬底通路和接口电路。封装接口包括至少第一对端子。每叠贯通衬底通路包括所述半导体芯片中的相应半导体芯片的多个贯通衬底通路，每个贯通衬底通路电连接到紧邻的半导体芯片的贯通衬底通路。接口电路包括输入端，该输入端连接到所述第一对端子以接收提供第一信息的差分信号，并且该接口电路还包括输出端，该输出端以单端信号格式将包括所述第一信息的输出信号提供给所述多叠贯通衬底通路中的至少一个。

在另一个实施例中，一种半导体封装包括封装接口，一叠半导体芯片，多叠贯通衬底通路和接口电路。封装接口包括至少第一对端子。每叠贯通衬底通路包括所述半导体芯片中的相应半导体芯片的多个贯通衬底通路，每个贯通衬底通路电连接到紧邻的半导体芯片的贯通衬底通路。所述接口电路包括输入端，该输入端连接到所述第一对端子以接收提供第一信息的差分输入信号，并且该接口电路还包括输出端，该输出端以差分信号格式将包括所述第一信息的差分输出信号提供给所述多叠贯通衬底通路中的至少一个。

在另一个实施例中，一种半导体封装包括封装接口，一叠半导体芯片，多叠贯通衬底通路和接口电路。封装接口包括至少第一对端子。每叠贯通衬底通路包括所述半导体芯片中的相应半导体芯片的多个贯通衬底通路，每个贯通衬底通路电连接到紧邻的半导体芯片的贯通衬底通路。所述接口电路包括输入端，该输入端连接到所述第一对端子以接收提供第一信息的差分输入信号，并且该接口电路还包括输出端，该输出端将包括所述第一信息的输出信号提供给所述多叠贯通衬底通路中的至少一个。所述接口电路被配置为将所述差分输入信号解释为多电平信号，并基于解释出的多电平信号提供输出信号。

在另一个实施例中，一种半导体封装包括可连接到地址总线的封装端子，一叠存储器芯片，接口电路和多叠贯通衬底通路。所述接口电路包括：地址缓冲器，其连接到所述封装端子以接收外部地址；地址转换电路，其连接为从地址缓冲器接收外部地址，并具有内部地址的输出端；以及监视电路，其被配置为监视对于所述一叠存储器芯片中的至少一个存储位置的访问操作的量，并提供相应的监视结果。每叠贯通衬底通路包括所述一叠存储器芯片中的相应存储器芯片的多个贯通衬底通路，每个贯通衬底通路电连接到紧邻的存储器芯片的贯通衬底通路，每叠贯通衬底通路连接为在所述地址转换电路的输出端接收内部地址。所述地址转换电路被配置为响应于至少所述监视电路的监视结果将所述外部地址转换成内部地址。

在另一个实施例中，一种半导体封装包括封装端子，一叠半导体芯片，接口电路，以及多叠贯通衬底通路。接口电路包括：地址缓冲器，其连接到封装端子以接收外部地址；以及地址转换电路，其连接为从地址缓冲器接收外部地址，并具有输出内部地址的输出端。每叠贯通衬底通路包括存储器芯片中的相应存储器芯片的多个贯通衬底通路，每个贯通衬底通路电连接到紧邻的存储器芯片的贯通衬底通路，所述多叠贯通衬底通路中的每一叠连接为在地址转换电路的输出端接收内部地址。接口电路还包括刷新控制器，其与封装端子进行逻辑通信并且被配置为接收外部刷新控制信号，该刷新控制器可操作用于输出一串内部刷新控制信号，所述一串内部刷新控制信号中的每一个可操作用于启动所述一叠存储器芯片中的不同部分的存储器刷新。