[发明专利]低米勒电容的超级接面功率晶体管制造方法

说明书

技术领域

本发明涉及功率半导体装置技术领域，特别是涉及一种具有低米勒电容的超级接面(super-junction)功率金氧半场效晶体管(power MOSFET)装置的制作方法。

背景技术

功率半导体装置常应用在电源管理的部分，例如，切换式电源供应器、计算机中心或周边电源管理IC、背光板电源供应器或马达控制等等用途，其种类包含有绝缘栅双极性晶体管(insulated gate bipolar transistor，IGBT)、金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)与双载子接面晶体管(bipolar junction transistor，BJT)等装置。其中，由在MOSFET可节省电能且可提供较快的装置切换速度，因此被广泛地应用各领域中。

在现今的功率装置中，有一种类型是在基底中设置成交替的P型外延层与N型外延层，如此在基底中形成多个垂直在基底表面的PN接面，并且这些PN接面互相平行，这样的功率装置又叫做超级接面功率MOSFET装置。通常，在超级接面功率MOSFET装置上会设置栅极结构，用以控制装置的电流开关。但是，上述现今技术仍有缺点需要进一步改进，例如，晶体管的信道长度不易控制，造成较低的临界电压(threshold voltage，Vt)。除此之外，过去的超级接面功率MOSFET装置具有较高的米勒电容，导致较高的切换损失(switching loss)，影响装置效能。

所以，目前业界仍需一种改良的超级接面的功率半导体装置的制作方法，以克服先前技艺的缺点与不足。

发明内容

本发明的主要目的即在提供一种功率半导体装置的制作方法，能够简化低米勒电容的超级接面功率晶体管的制造步骤。

本发明提供一种低米勒电容的超级接面功率晶体管制造方法。首先提供一N型漏极基底，并在N型漏极基底形成一P型外延层。接着，在一晶胞区域内的P型外延层中形成至少一沟槽，并在沟槽的表面形成一缓冲层。填入一N型掺质来源层在沟槽内，并回蚀刻N型掺质来源层，以在沟槽的上端形成一凹陷结构。在凹陷结构的表面形成一栅极氧化层，同时，使N型掺质来源层内的N型掺质经由缓冲层扩散至P型外延层，以形成一N型基体掺杂区。接着，在凹陷结构内填入一栅极导体，并在栅极导体周围的P型外延层内形成一N型源极掺杂区。

本发明还提供一种低米勒电容的超级接面功率晶体管制造方法，首先提供一N型漏极基底，并在N型漏极基底内形成一P型外延层。接着，在一外围耐压区域内的P型外延层中形成至少一沟槽，并在沟槽的表面形成一缓冲层。填入一N型掺质来源层在沟槽内，并回蚀刻N型掺质来源层，以在沟槽的上端形成一凹陷结构。在凹陷结构的表面形成一栅极氧化层，同时，使N型掺质来源层内的N型掺质经由缓冲层扩散到P型外延层，形成一N型基体掺杂区。接着，去除外围耐压区域内的栅极氧化层并且在凹陷结构内填入一栅极导体。

为了让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明。但是下述的优选实施方式与附图仅用来参考与说明，不是用来对本发明加以限制。

附图说明

图1到图8是低米勒电容的超级接面功率晶体管制造方法示意图。

图9到图11是低米勒电容的超级接面功率晶体管制造方法示意图。

其中，附图标记说明如下：

120     N型漏极基底           140     晶胞区域

160     外围耐压区域          180     P型外延层

180a    P型井                 180b    P型井

240     硬掩模层              250     缓冲层

260     沟槽                  260a    沟槽

260b    沟槽                  270N    型掺质来源层

280     凹陷结构              280a    凹陷结构

280b    凹陷结构              290N    型基体掺杂区

360     栅极氧化层            370     栅极导体

370a    栅极导体              370b    栅极导体