[发明专利]掺杂衬底上的超薄SiO2生长工艺

说明书

技术领域

本发明涉及一种SiO₂生长工艺，尤其是一种掺杂衬底上的超薄SiO₂生长工艺。

背景技术

随着微电子技术的发展，大规模集成电路的发展要求有大电容结构．电容结构一般由两个导电层夹介质层组成；SiO₂是其中最常见的电容介质；下电极的形成一般通过掺杂的方式；为提高电容大小，在考虑到芯片成本，面积不能太大的前提下，介质的厚度向超薄化发展（小于10nm）。

此外FPGA（Field－Programmable Gate Array），DRAM（Dynamic Random Access Memory），PROM（programmable read-only memory），EPROM（Erasable Programmable Read-Only Memory）等器件中都用到反熔丝技术．反熔丝结构也是类同于两个导电层夹介质层组成的半导体元件，该类器件在电压击穿之前表现为电容特性；达到编程电压时便会熔通形成熔丝电阻。编程电压的大小与介质厚度直接相关；如目前最常见的ONO（SiO₂-SiN-SiO₂）反熔丝其底层OXIDE厚度一般小于5nm。

电容器件与反熔丝器件的关键参数都与超薄氧介质层的生长结果密切相关，而在掺杂衬底表面上的SiO₂生长控制更加困难，使用常规的氧化工艺的工艺容宽和稳定性均无法满足生产需求；如何优化工艺条件，便于超薄氧的工艺控制是制作以上器件及大生产的关键。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种掺杂衬底上的超薄SiO₂生长工艺，其能满足大电容电路产品和ONO反熔丝器件的制作要求，提高了工艺产能，稳定性及可控性好。

按照本发明提供的技术方案，一种掺杂衬底上的超薄SiO₂生长工艺，所述超薄SiO₂生长工艺包括如下步骤：

a、提供需要生长超薄SiO₂层的半导体基板；

b、去除半导体基板表面的自然氧化层；

c、向氧化炉管内以10~18L/min的速度通入氮气，将上述清洗后的半导体基板通过反应舟送入氧化炉管内，且使半导体基板生长厚度均匀的SiO₂层；

d、氧化炉管的温度设定在650℃~750℃时，温度稳定保持10~30min； 

e、当氧化炉管的温度稳定后，向氧化炉管内通入O₂，N₂与O₂混合后，半导体基板在氧化炉管内生长20~40分钟生长SiO₂层，N₂与O₂在氧化炉管内混合的体积比为10：1~100：1。

所述步骤e中，半导体基板上生长SiO₂层厚度为2~10nm。

所述步骤b中，通过HF溶液去除半导体基板表面的自然氧化层。

所述半导体基板的材料包括硅。所述HF溶液的浓度为10%。

本发明的优点：采用业界常用的氧化设备就可以完成SiO₂层生长；采用常用器件制作中的工艺流程，完全和MOS工艺流程兼容；工艺简单，工艺条件确定后膜层生长的厚度可控；通过进舟时的温度拉偏降低了进炉时携带O₂带来的炉内片间差异；提升了工艺产能；通过低温N₂/O₂生长降低了生长速率，便于工艺稳定性控制；可用于掺杂衬底上的超薄SiO₂层生长，能满足大电容电路产品和ONO反熔丝器件的制作要求，提高了工艺产能，稳定性及可控性好。

具体实施方式

下面结合具体实施例对本发明作进一步说明。

为了能够得到所需的超薄SiO₂层，所述生长工艺包括如下步骤：

a、提供需要生长超薄SiO₂层的半导体基板；半导体基板的材料包括硅，所述半导体基板上既可以具有其他结构，也可以只包括基板本体；

b、去除半导体基板表面的自然氧化层；去除自然氧化层时，可以通过10%浓度的HF溶液清洗取出；

c、向氧化炉管内以10~18L/min的速度通入氮气，并将上述清洗后的半导体基板通过反应舟送入氧化炉管内，且使半导体基板生长厚度均匀的SiO₂层；