[发明专利]三维存储器阵列

说明书

技术领域

本发明是有关于一种半导体元件，且特别是有关于一种高密度的三维存储器阵列。

背景技术

电子元件的进步增加了对更大存储能力的需要。为了增加存储能力，存储器元件变得更小且更紧密。因此，高密度的三维存储器阵列已受到业界的高度关注。

图1为公知的三维交叉点(cross point)存储器阵列的立体示意图。公知的三维交叉点存储器阵列10包括多条以第一方向排列的第一电极12、多条以第二方向排列的第二电极16以及多个第一存储器构件14，其中第二方向垂直于第一方向。第二电极16配置在第一电极12上。第一存储器构件14配置于第二电极16与第一电极12的交叉点处。当工艺的特征尺寸(featuresize)为F，此三维存储器阵列的记忆胞的最小尺寸为4F²。

此三维交叉点存储器阵列10可以还包括配置在第二电极16上的多条以第一方向排列的第三电极20以及配置在第三电极与第二电极的交叉点处的第二存储器构件18。如此一来，此三维存储器阵列的记忆胞的等效(equivalent)最小尺寸为2F²。以此类推，当此三维存储器阵列具有N层堆叠的记忆胞时，记忆胞的等效最小尺寸为4F²/N。

虽然公知的三维交叉点存储器阵列可以有效减少记忆胞的最小尺寸，但仍存在以下缺点使其可行性无法提升。首先，每增加一层记忆胞的堆叠，就必须至少增加一个图案化步骤(包含沉积、光刻、蚀刻等)，工艺成本昂贵。此外，由于每一层记忆胞是在不同图案化步骤形成，因此其大小、组成无法完全相同，增加元件特性的变动。再者，下层的存储器层(如第一存储器构件14)比上层的存储器层(如第二存储器构件)受到的更多的热预算(thermalbudget)，因此下层的存储器层的可靠度及效能均会下降。

发明内容

有鉴于此，本发明的目的在于提供一种三维存储器阵列，可以解决上述问题，且具有较公知三维存储器阵列更小的记忆胞尺寸。

本发明提供一种三维存储器阵列，包括多个字元线层、第一位元线层、第一导电柱阵列、第二位元线层及第二导电柱阵列。每一个字元线层具有沿第一方向交替排列的多条字元线及多个间隙，这些间隙包括交替排列的第一群间隙与第二群间隙。第一位元线层配置在这些字元线层的上方且具有沿第二方向排列的多条位元线，第二方向与第一方向垂直。第一导电柱阵列延伸穿过这些字元线层并与第一位元线层电性连接。第一导电柱阵列包括多个第一导电柱，这些第一导电柱配置在第一群间隙中，且每一个第一导电柱与一字元线层中与该第一导电柱邻接的一字元线之间配置有一第一存储器构件。第二位元线层配置在这些字元线层的下方且具有沿第二方向排列的多条第二位元线。第二导电柱阵列延伸穿过这些字元线层并与第二位元线层电性连接。第二导电柱阵列包括多个第二导电柱，这些第二导电柱配置在第二群间隙中，且每一个第二导电柱与一字元线层中与该第二导电柱邻接的一字元线之间配置有一第二存储器构件。

在本发明的一实施例中，上述三维存储器阵列还包括多个导电插塞，每一个导电插塞配置在对应的第一导电柱与第一位元线层之间，该第一导电柱阵列通过这些导电插塞与该第一位元线层电性连接。

在本发明的一实施例中，上述每一个导电插塞是由导电层以及环绕导电层的侧壁及底部的阻障层所构成。

在本发明的一实施例中，上述第一存储器构件与第二存储器构件为单层或多层结构。

在本发明的一实施例中，上述第一存储器构件与第二存储器构件的材料相同。

在本发明的一实施例中，上述第一存储器构件与第二存储器构件的材料包括介电材料。

在本发明的一实施例中，上述介电材料包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪或其组合。

在本发明的一实施例中，上述各第一存储器构件环绕对应的第一导电柱而配置，且各第二存储器构件环绕对应的第二导电柱而配置。

在本发明的一实施例中，上述三维存储器阵列还包括绝缘层，其配置在字元线层、第一位元线层、第二位元线层、第一导电柱阵列与第二导电柱阵列之间的剩余空间中。

在本发明的一实施例中，上述三维存储器阵列的记忆胞的最小尺寸为2F2。