[发明专利]固态摄像器件及其制造方法和摄像装置

说明书

相关申请的交叉参考

本申请包含与2010年6月14日向日本专利局提交的日本在先专利申请JP 2010-135612的公开内容相关的主题，在这里将该在先申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及固态摄像器件及其制造方法和设有该固态摄像器件的摄像装置。

背景技术

在固态摄像器件中，为了弥补由于像素的小型化而引起的电荷存储电容量的减少，提出了在现有传感器单元中的电荷存储区域的下方额外地形成与电荷存储区域导电类型相同的杂质区域。

此外，还提出了一种电荷存储单元，其中，在电荷存储区域下方多次注入不同能量的离子，从而形成多个杂质区域，随后该多个杂质区域与已知电荷存储区域进行组合(例如，参见日本公开专利申请No.2002-164529)。

上述专利申请对CCD(电荷耦合器件)固态摄像器件进行了说明。但对于CMOS(互补金属氧化物半导体)固态摄像器件，同样可以在传感器单元的电荷存储区域下方形成多个杂质区域，从而构成电荷存储单元。

图5A和图5B表示以上述方式构造的CMOS固态摄像器件的示意性构造图(剖面图)。图5A是传输栅极的正交面处的剖面图，图5B是沿图5A中的线X-X’的剖面图。

注意，虽然日本公开专利申请No.2002-164529提到了第一电荷存储单元和第二电荷存储单元，但在本说明书中，将目前已知的电荷存储区域称为主电荷存储区域，将下部杂质区域称为电荷存储子区域。

图5A和图5B所示的固态摄像器件具有如下构造：通过P⁺器件隔离区域53隔离各个像素，传感器单元的光电二极管(PD)和电荷传输部形成在器件隔离区域53所隔离的内部部分中。在图中，附图标记51表示半导体基板(即，半导体基板，或者半导体基板和形成在半导体基板上的半导体外延层)，附图标记52表示通过埋入半导体基板51而形成的p^-半导体阱区域。半导体阱区域52形成为溢出势垒。

在此固态摄像器件中，特别地，在传感器单元的n⁺型电荷存储区域54下面形成n型电荷存储子区域。该电荷存储子区域是由三个n型杂质区域构成，该三个n型杂质区域从下往上依次包括第一电荷存储子区域61、第二电荷存储子区域62和第三电荷存储子区域63。

与在深处单独形成电荷存储区域54的情况相比，由第一电荷存储子区域61、第二电荷存储子区域62和第三电荷存储子区域63形成的电荷存储子区域增加了电荷存储电容量。

以此方式，能够补偿电荷存储电容量在像素小型化时的减少，并能够抑制由于像素小型化而导致的灵敏度降低。

此外，还能够有效传输光电二极管的深层区域处所光电转换的光电子。

能够通过进行不同能级的n型杂质离子注入，连续形成第一电荷存储子区域61、第二电荷存储子区域62和第三电荷存储子区域63。

图6表示图5B的剖面处的电位分布图。

如图6所示，由于形成电荷存储子区域61、62和63的原因，形成了在纵深方向上延伸的电位分布。

如果对n型杂质进行多级循环的离子注入以形成上述电荷存储子区域，则能够设计出这类纵深方向上的电位。

从图5A可以看出，为提高灵敏度而形成的电荷存储子区域61、62和63仅形成在电荷存储区域54下方，即形成在光电二极管的内部。

这样是为了抑制白点恶化以及抑制由于光电二极管的深层部分的钉扎(pinning)劣化而导致的存储电荷溢出。

此外，在设置有该电荷存储子区域的结构中，光电二极管的有效面积也随着像素的小型化而减小。

与在图5A的剖面处相比，p⁺器件隔离区域之间的距离在图5B的剖面处变窄。

因此，在光电二极管的深层部分中，由于器件隔离区域53和半导体阱区域52增加了p型杂质的有效浓度，由此电位收缩。参考图7对此进行说明。

图7表示图6的电位图与图5B的剖面结构叠加后的器件隔离区域53和半导体阱区域52，器件隔离区域53和半导体阱区域52都是p型杂质区域。

如图7所示，由于p型杂质区域(即，器件隔离区域53和半导体阱区域52)的有效浓度的增加而导致n型杂质区域中的电位如箭头所示方式收缩。

这可能导致耗尽层无法向纵深延伸，灵敏度的值可能会低于设计值。

通常，与在深处单独形成电荷存储区域的情况相比，在日本公开专利申请No.2002-164529中，通过设置电荷存储子区域减缓了电位收缩，并产生了电位向纵深方向延伸的效果。