[发明专利]具有受限电荷扩散的电荷捕集存储器及其形成方法

说明书

技术领域

本文中所揭示的标的物涉及快闪存储器，且更特定来说涉及一种电荷捕集存储器及一种用以形成所述电荷捕集存储器的工艺流程。

背景技术

快闪存储器甚至在断电条件下通常保持所存储的信息。在此些存储器中，为了改变单元的逻辑状态(例如，位)，可通过将电位施加到所述单元的各个部分来改变存在于所述单元的存储层中的电荷。举例来说，“0”状态通常对应于带负电荷的存储层且“1”状态通常对应于带正电荷的存储层。如所打算，非易失性存储器可随时间保持所存储的信息，但此存储器保持此所存储的信息的可靠性可受(举例来说)甚至在相对低的电场下可观察到的泄漏电流或电荷扩散的限制。此些低等级电荷损失及/或电荷增益机制(其可导致信息损失)是不期望的，因为期望快闪存储器装置能够将信息存储大约至少几年。

附图说明

将参照以下各图描述非限制性及非穷举性实施例，其中除非另有规定，各图中相同参考编号指代相同部件。

图1到5是根据一实施例的存储器装置的部分的横截面图。

图6是根据一实施例的存储器阵列的横截面图。

图7是根据一实施例的用以形成存储器装置的工艺的流程图。

图8是根据一实施例的计算系统及存储器装置的示意图。

具体实施方式

此说明书通篇所提及的“一个实施例”或“一实施例”意指结合所述实施例描述的特定特征、结构或特性包括在所请求的标的物的至少一个实施例中。因此，在此说明书通篇的各个地方出现的片语“在一个实施例中”或“一实施例”未必全部指代相同实施例。此外，可将所述特定特征、结构或特性组合在一个或一个以上实施例中。

在一实施例中，存储器装置可具有特定配置以通过减小从一个存储器单元到邻近存储器单元的泄漏电流而提供益处，例如改善的存储器保持性。举例来说，此存储器装置可包含电荷捕集存储器单元阵列，例如电荷捕集NAND快闪存储器单元。此些存储器单元可包含衬底上的经隔离区(例如，浅沟槽隔离(STI)区)、形成于STI区上的半导体材料线、保形地覆盖所述半导体线的作用电介质堆叠及至少部分地覆盖所述作用电介质堆叠的导电层。在一个实施方案中，作用电介质堆叠可导致存储层内部的电荷的修改以修改单元的逻辑状态。举例来说，此作用电介质堆叠可包含包括待用作存储层的氮化硅层的双二氧化硅层。在一特定实施方案中，作用电介质堆叠可包含氧化物-氮化物-氧化物(ONO)堆叠，但所请求的标的物不受限于此。

举例来说，用于形成于STI区上的线的半导体材料可包含多晶或结晶硅、砷化镓及/或锗。仅举几个实例，导电层可包含多晶硅、钛、氮化钛、氮化钽(TaN)、钨(W)、氮化钨(WN)、硅化钨(WSi2)及/或其组合。当然，此些材料仅为实例，且所请求的标的物不受限于此。在此配置中，所述导电层的至少若干部分可延伸到大致低于所述半导体线处。在一个实施方案中，此配置可从在导致上述半导体线的形成的图案化工艺期间过蚀刻半导体薄膜而产生。此处，“过蚀刻”多层装置是指向下蚀刻穿过第一层且至少部分地蚀刻到下伏于所述第一层下的第二层中的工艺。因此，此过蚀刻可产生延伸到STI区中大致低于半导体线处的深沟槽。作用电介质堆叠可延伸到大致低于所述半导体线处。因此，用导电层至少部分地填充此些深沟槽可接着产生上覆导电层的延伸到大致低于所述半导体线处的至少若干部分。此处，“大致低于”结构及/或层是指低于所述结构及/或层的表面的允许存储器装置的特定特征或益处的距离，如下文所描述。在一个实施方案中，过蚀刻深度可大于作用电介质厚度且小于沟槽可不由导电层填充的深度。如下文更详细地阐释，导电材料及/或作用电介质堆叠的若干部分低于半导体线而驻留可提供益处，例如在存储器单元的操作期间的改善的沟道控制及/或增加的隧道电场。此外，导电材料及/或作用电介质堆叠的若干部分低于半导体线而驻留可产生针对在邻近存储器单元之间扩散的电荷粒子的增加的路径长度。因此，此增加的路径长度可通过减小从一个存储器单元到邻近存储器单元的泄漏电流而提供益处，例如改善的存储器保持性。当然，此存储器装置的益处并不限于上文所描述的那些益处，且所请求的标的物也不受限于此。