[发明专利]互连结构的制作方法

说明书

技术领域

本发明涉及一种集成电路器件制造工艺，尤其涉及一种互连线结构的制作方法。

背景技术

低介电常数(Low-K)的电介质被广泛地被用于超大规模集成电路中，以减小寄生电容，多孔型Low-K材料被认为是应用45nm及以下集成电路的最有前景的材料。然而，超低介电常数(Ultra Low-K，ULK)具有压强小于3GPa的弹性模量，这一特性极大地影响了ULK/Cu互连的集成电路的性能。

致孔剂(Porous Generator，Porogens)是用于在电介质中增加多孔率的物质，致孔剂经过一系列的去除工艺后在电介质中形成孔洞，从而降低电介质总的介电常数。含有致孔剂的ULK材质沉积于衬底上，继续以紫外线(UV)照射工艺去除大部分致孔剂，从而形成多孔介质层。

最近，具有高弹性模量的Low-K材料已经初步研制成功，然而随着Low-K材料的孔隙率不断提高，甚至高于50％时，其K值的降低不可避免地导致机械强度随之降低。

在制作互连结构过程中，在电介质层上方沉积导电材料以及进行化学机械研磨过程中，低介质常数的电介质层的机械强度低，常常因机械压力导致坍塌、损坏，从而影响互连结构的性能。

发明内容

本发明要解决的技术问题是，提供一种提高互连结构中电介质层机械强度的方法，从而达到减小在制作过程中电介质层损坏率，提高互连结构性能的目的。

为解决上述问题，本发明提供一种互连结构的制作方法，包括以下步骤：

提供一衬底，在所述衬底上依次沉积形成阻挡层、低介电常数的介质层以及硬掩膜层，所述介质层中分布有致孔剂；

刻蚀形成至少一通槽，所述通槽包括第一通槽和第二通槽，所述第一通槽贯穿所述阻挡层和部分介质层，所述第二通槽贯穿部分介质层和硬掩膜层，所述第二通槽的截面宽度大于第一通槽的截面宽度；

对所述衬底进行第一次紫外线辐射，以去除所述介质层中第二通槽下方的介质层中的致孔剂；

沉积扩散阻挡层于所述通槽内表面及所述硬掩膜层表面，并沉积导电材料填充所述通槽中；

进行化学机械研磨，直至去除所述硬掩膜层；

对所述衬底进行第二次紫外线辐射，以去除所述介质层中剩余的致孔剂。

进一步的，所述第一次紫外线辐射的时间为1min～5min，温度为200℃～300℃。所述第二次紫外线辐射的时间为1min～5min，温度为200℃～300℃。

进一步的，所述阻挡层的材料为氮化硅、碳化硅、氮碳化硅其中一种或其组合。所述介质层的材料为碳掺杂氧化硅、介孔硅或有机聚合物多孔介质。所述硬掩膜层的材料为氧化硅。所述扩散阻挡层的材料为钽，氮化钽、钛、氮化钛其中一种或其组合。所述导电材料为铜、铝、钨其中一种或其组合。

综上所述，本发明所述互连结构的制作方法，在形成通槽后对所述衬底进行第一次紫外线辐射，去除所述第二通槽下方介质层中的致孔剂，包括介质层中其余致孔剂，以在后续沉积导电材料及进行化学机械研磨过程中分担机械压力，从而提高所述介质层的机械强度，降低介质层的损坏率，提高性能。

附图说明

图1为本发明一实施例中所述互连结构制作方法的简要流程示意图。

图2～图8为本发明一实施例中所述互连结构制作方法的流程结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

在下面的说明中，描述了很多具体细节，诸如特定结构、部件、材料、尺寸、处理步骤和技术，以提供对本发明的理解。然而，本领域技术人员应该理解，可以在没有这些具体细节的情况下实施本发明。在其他情况中，为了避免模糊本发明，没有详细描述公知的结构或处理步骤。应当理解为，当作为层、区域或衬底元件成为在另一元件“上”或“上方”时，其可以直接在另一元件上或者也可以存在中间元件。

在本发明中，所述互连结构的制作方法应用于后端(BEOL)工艺的单镶嵌结构或双镶嵌结构。