[发明专利]高集成度晶圆扇出封装结构

说明书

技术领域

本发明涉及半导体技术，尤其涉及一种高集成度晶圆扇出封装结构。

背景技术

晶圆级封装(Wafer Level Packaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic LeadlessChip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。

扇出晶圆封装是晶圆级封装的一种。例如，中国发明专利申请第200910031885.0号公开一种晶圆级扇出芯片封装方法，包括以下工艺步骤：在载体圆片表面依次封装剥离膜和薄膜介质层I，在薄膜介质层I上形成光刻图形开口I；在图形开口I及其表面实现与基板端连接之金属电极和再布线金属走线；在与基板端连接之金属电极表面、再布线金属走线表面以及薄膜介质层I的表面封装薄膜介质层II，并在薄膜介质层II上形成光刻图形开口II；在光刻图形开口II实现与芯片端连接之金属电极；将芯片倒装至与芯片端连接之金属电极后进行注塑封料层并固化，形成带有塑封料层的封装体；将载体圆片和剥离膜与带有塑封料层的封装体分离，形成塑封圆片；植球回流，形成焊球凸点；单片切割，形成最终的扇出芯片结构。

按照上述方法所封装制造的最终产品仅具有单一的芯片功能。如需实现完整的系统功能，需要在最终产品之外加上包含有各种电容、电感或电阻等的外围电路。

发明内容

本发明解决的技术问题是：如何实现高集成度的晶圆扇出封装结构。

为解决上述技术问题，本发明提供高集成度晶圆扇出封装结构，包括：

被封装单元，包括芯片及无源器件，所述被封装单元具有功能面；

与被封装单元的功能面相对的另一面形成有封料层，所述封料层对被封装单元进行封装固化，所述封料层表面对应于被封装单元之间设有凹槽。

可选地，所述功能面是指被封装单元中芯片的金属电极和无源器件的焊盘所在表面。

可选地，所述封料层还填充于所述芯片与芯片之间、芯片与无源器件之间和/或无源器件和无源器件之间的空间。

可选地，所述无源器件包括电容、电阻和电感。

可选地，所述封料层的材料为环氧树脂。

可选地，所述封料层通过转注、压缩或印刷的方法形成在所述芯片和无源器件上。

可选地，所述凹槽有多条，每一条凹槽围绕所述被封装单元而封闭。

可选地，每一条凹槽所围成的形状包括正方形、长方形或圆形。

可选地，每一条凹槽之间保持相同距离。

可选地，所述凹槽成矩阵排列。

可选地，所述凹槽的横截面包括U型、V型或凹型。

可选地，所述芯片包括多个不同的芯片。

可选地，所述封装单元的功能面形成有金属互连结构。

可选地，所述金属互连结构包括：依次位于芯片和无源器件的功能面上的金属再布线层和球下金属层，及位于球下金属层表面的金属焊球，所述球下金属层和金属再布线层间还形成有保护膜。

与现有技术相比，本发明请求保护的高集成度晶圆扇出封装结构，将芯片和无源器件进行整合后再一并封装，为包含整体系统功能而非单一的芯片功能的封装结构，相比现有的系统级封装结构，高集成度的圆片级封装结构更是降低了系统内电阻、电感等干扰因素，也更能顺应半导体封装轻薄短小的趋势要求。另外，将封料层的整片封装分解成多个小被封装单元，同时设置于被封装单元之间的凹槽可以降低封料层的内应力，可以避免封料层在晶圆封装的后续过程中出现翘曲变形，提高了晶圆封装成品的质量。

附图说明

图1为本发明一个实施例中高集成度晶圆扇出封装结构剖面示意图；

图2为本发明一个实施例中高集成度晶圆扇出封装结构俯视示意图；

图3为本发明一个实施例中高集成度晶圆扇出封装结构的形成方法流程图；

图4为本发明另一个实施例中高集成度晶圆扇出封装结构的形成方法流程图；

图5至图13为图4所示流程中封装结构示意图。

具体实施方式