[发明专利]半导体器件的柱型电容器及其制造方法

说明书

技术领域

本发明整体涉及半导体器件，更具体地说涉及半导体器件的柱型电容器及其制造方法。

背景技术

由于小型半导体的加工技术的快速发展，而促进了存储器产品的集成度高从而使单位单元(cell，又称为晶胞)面积减小以及使操作电压降低。然而，持续地需要存储器件操作所需的充电容量超过25fF/单元以防止产生软错误以及刷新时间缩短。

为了保证下一代DRAM产品所需的充电容量，已经开发出一种采用高k介电膜的MIM型电容器。

在采用50nm至60nm精细金属线工序的DRAM产品中，为了获得超过25fF/单元的单元电容，使存储节点的结构从凹形形状改变为柱体形状，从而获得更大的充电电容。

然而，在精细金属线宽度小于50nm的千兆DRAM产品中应用柱型存储节点结构是困难的，这是因为不能在保证存在大于25nm的空间以使相邻存储节点之间绝缘的同时在单元区域中充分地提供如下的空间：在该空间中可以通过沉积约的介电膜以及约的盘式节点来形成电容器。

发明内容

根据本发明的实施例，一种半导体器件的柱型电容器包括：柱体，其布置在所述存储节点触点的上部上；底部电极，其布置在所述柱体的侧壁上；介电膜，其布置在所述柱体和所述底部电极上；以及顶部电极，其布置在所述介电膜上。

所述柱体的下部的横截面面积大于所述柱体的上部的横截面面积。

所述柱型电容器还包括：层间绝缘膜，所述层间绝缘膜的高度设置成与所述存储节点触点的高度大致相同；以及金属层，其布置在所述层间绝缘膜和所述存储节点触点的上部上并且与所述底部电极接触，从而减小了接触电阻。

所述金属层是Ti和TiSi中的至少一个。在所述柱型电容器中，所述柱体的上部包括存储节点氧化物柱体。由于所述存储节点氧化物柱体的存在，所述柱体的额外高度增加了所述柱型电容器的电极面积。

所述存储节点氧化物柱体包括TEOS(正硅酸四乙酯)、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)、USG(未掺杂硅酸盐玻璃)和HDP(高密度等离子)中的至少一个。

所述柱型电容器还包括布置在所述柱体与所述底部电极之间的阻挡金属层，其中，所述阻挡金属层包括TiSi以使接触电阻最小。

所述底部电极包括TiN。所述介电膜包括ZrO₂、HfO₂、ZrSiOx、ZrHfOx和ZrHfSiOx中的至少一个。

所述柱体包括P掺杂多晶硅、B掺杂多晶硅和B掺杂SiGe中的至少一个。所述顶部电极具有包括化学气相沉积得到的TiN和物理气相沉积得到的TiN在内的沉积结构、或者包括原子层沉积得到的TiN和物理气相沉积得到的TiN在内的沉积结构，从而获得金属绝缘体金属(MIM)电容器。

根据本发明的实施例，一种半导体器件的柱型电容器的制造方法包括：在存储节点触点的上部上形成柱体；在所述柱体的侧壁上形成底部电极；在所述柱体和所述底部电极上形成介电膜；以及在所述介电膜上形成顶部电极。

所述方法还包括：在形成所述存储节点触点之后，在所述存储节点触点的上部上形成与所述底部电极接触的金属层，从而使接触电阻最小。所述金属层包括Ti或TiSi。

形成所述柱体的步骤包括：在所述存储节点触点的上部上形成柱体材料层；以及将所述柱体材料层蚀刻为具有柱体形状。

所述柱体可以用作触点并且包括P掺杂多晶硅、B掺杂多晶硅和B掺杂SiGe中的至少一个。

形成所述柱体的步骤包括：在所述存储节点触点的上部上沉积多晶硅层；以及将离子注入到所述多晶硅层中。

蚀刻所述柱体材料层的步骤包括：至少蚀刻所述柱体材料层的不用于形成所述柱型电容器的一部分。

蚀刻所述柱体材料层的步骤包括：在所述柱体材料层的上部上形成硬掩模层；沿着第一方向蚀刻所述硬掩模层；沿着与所述第一方向垂直的第二方向蚀刻所述硬掩模层；以及移除所述硬掩模层，从而获得具有精细线宽的柱型电容器。

所述方法还包括：在形成所述柱体之后，在所述柱体的上部上形成氧化物柱体。所述柱体形成为具有高的高度。所述氧化物柱体包括TEOS(正硅酸四乙酯)、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)、USG(未掺杂硅酸盐玻璃)和HDP(高密度等离子)中的至少一个。

所述方法还包括：在形成所述柱体之前，移除所述半导体基板的外围电路区域中的柱体。

所述方法还包括：在形成所述底部电极之前，在所述柱体的表面上形成阻挡金属层，从而使接触电阻最小。