[发明专利]超结型沟槽功率MOSFET器件

说明书

相关申请

本申请的相关共同未决申请为Gao等人于2009年8月27日提交的美国专利申请第12/549,190号，该相关申请的发明名称为“Super Junction Trench Power MOSFET Devices Fabrication”，且被转让给本申请的受让人。

技术领域

根据本发明的实施方式总的来说涉及半导体器件。

背景技术

为了节约能量，减少例如在直流(DC)到直流转换器中所使用的晶体管中的功率损耗尤为重要。在金属氧化物半导体场效应晶体管(MOSFET)器件中，尤其是在已知作为功率MOSFET的一类MOSFET中，能够通过减小器件的接通电阻(Rdson)来减小功率损耗。

击穿电压指示出器件在反向电压条件下的耐击穿能力。由于击穿电压与Rdson成反比关系，所以当Rdson减小时会产生不利影响。为了解决这一问题，引入了超结型(SJ)功率MOSFET，其包括位于器件有源区以下的交替的p型区和n型区。SJ功率MOSFET中交替的p型区和n型区理想地处于电荷平衡(Qp＝Qn)状态，从而这些区在反向电压条件下相互耗尽，因此使器件能够更好地耐击穿。

发明内容

虽然传统的SJ功率MOSFET提供了例如上述的优点，但其仍有改进的空间。例如，在传统的SJ沟槽功率MOSFET器件中，形成超结的p型柱和n型柱可能会在制造期间被加热时发生相互扩散，这样的扩散将会减小击穿电压。另外，p型柱是浮置的从而这些柱中的载流子无法快速移动，因此通常认为传统的SJ沟槽功率MOSFET器件不适于用在高速电路中。而且，在传统的SJ沟槽功率MOSFET器件中，有源器件的密度受到每个沟槽栅极的布置的限制；例如在传统的n沟道器件中，沟槽栅极被放置在两个p型柱之间(即，栅极被放置在一个n型柱之上)。

在根据本发明的一个实施例中，SJ沟槽功率MOSFET器件包括超结，超结具有交替的p型掺杂物柱和n型掺杂物柱。例如，超结包括p型掺杂物柱，该p型掺杂物柱在其一侧通过第一氧化物柱(或层)与n型掺杂物的第一柱隔离开，而在其另一侧通过第二氧化物柱(或层)与n型掺杂物的第二柱隔离开。氧化物层阻止了在制造期间对器件加热时相邻的n型柱和p型柱发生相互扩散。因此，氧化物层能够防止制造过程对击穿电压产生不利影响。

在另一个实施例中，在n沟道器件中，使超结中的p型柱抬高并使其与源极短路，从而能够在所得的体二极管从导通切换到截止时快速地扫清p型柱中的载流子；在p沟道器件中，使超结中的n型柱抬高并使其与源极短路，以实现类似的优点。因此，具有该特征的SJ沟槽功率MOSFET更适用于高速电路中。

在另一个实施例中，在n沟道器件中，用于FET的栅极元件(例如，沟槽栅极)位于超结中p型掺杂物柱的上方而不是位于n型掺杂物柱之上。通过将沟槽栅极与p型柱排成一列，能够减小n型柱的宽度。在p沟道器件中，用于FET的栅极元件位于超结中n型掺杂物柱的上方而不是位于p型掺杂物柱之上，从而能够减小p型柱的宽度。因此，能够将沟槽栅极放置得更为靠近，从而增加单元密度，其效果是进一步减小SJ沟槽功率MOSFET器件的接通电阻(Rdson)。

在另一实施例中，SJ沟槽功率MOSFET器件包括上述每个特征。

在本领域技术人员参阅各个附图来阅读了以下详细说明书之后将会认识到本发明的上述这些以及其它的目的和优点。

附图说明

说明书附图作为说明书的一部分示出了本发明的示例实施例，并且与以下具体实施方式的描述一道用来解释本发明的原理。在附图和说明书的通篇中用相似的数字表示相似的组成元素。

图1和图2是示出根据本发明实施例的半导体器件的组成元素的截面图。

图3A、图3B和图3C示出了根据本发明实施例用于制造半导体器件的过程的流程图。

图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20、图21、图22、图23、图24和图25是示出了根据本发明实施例在半导体器件的制造中所选阶段的截面图。

图26是示出根据本发明另一实施例的半导体器件的组成元素的截面图。

具体实施方式