[发明专利]具有穿过结合垫延伸的通路的堆叠式微电子组件

说明书

 相关申请的交叉引用

本申请要求申请日为2009年3月13日的美国临时专利申请No.61/210,100的优先权，其公开的内容以引用方式并入本文。

背景技术

本申请的主题涉及封装的微电子元件及它们的制造方法，包括具有堆叠裸片的微电子组件。

微电子芯片，如半导体芯片典型地为具有相对的，通常为平面的正面和背面，及在两平面间延伸的边缘的扁平体。芯片通常在正面具有触点，有时也称为垫或结合垫(bond pad)，与芯片内部的电路电连接。芯片典型地通过用适当的材料对其封闭而封装，以形成具有与芯片触点电连接的端子的微电子封装。封装可能会连接至检测设备以确定封装器件是否符合所需的性能标准。在进行检测时，封装可能连接至较大的电路如计算机或手机等电子产品内的电路，通过如焊接等适当的连接方法连接封装端子至印刷电路板（PCB）的适配结合垫。

微电子封装可能在晶圆级(wafer level)被制造；亦即，封闭、端子及构成封装的其它特征在芯片或裸片仍在晶圆形式时进行制造。在裸片形成后，晶圆经历一系列的附加工艺步骤以在晶圆上形成封装结构，然后晶圆被切割为单独的封装裸片。晶圆级工艺可能为一种优选地制造方法，因为其可提供节约成本的优点，并且因为每个裸片封装的引脚可能制造为与裸片的大小同一，或近似同一，结果是连接有封装裸片的印刷电路板上的区域非常有效地利用。以这种方式封装的裸片通常称为晶圆级芯片尺寸封装或晶圆级芯片尺寸封装（WLCSP）。

为节省安装封装裸片的基片上的附加空间，复数个芯片可通过垂直地堆叠而结合在一个封装内。堆叠中的每个裸片必须典型地设有电连接机构与堆叠中其它的一个或更多的裸片，或与安装堆叠的基片连接，或都连接。这样使得垂直堆叠的复数个裸片封装占用的基片上的表面区域比封装内所有芯片相加的总表面积小。

发明内容

根据本发明的一个方面，提供了堆叠式微电子组件，其包括每个都具有正面、正面上的结合垫和远离正面的背面，及在正面和背面间延伸的边缘的第一和第二微电子元件。微电子元件可被堆叠为使得第一微电子元件的正面与第二微电子元件的正面或背面相邻。微电子组件的面可覆盖第一和第二微电子元件中每个的表面。第一和第二微电子元件中每个都可包括沿该微电子元件的表面延伸的导体层。第一和第二微电子元件中至少一个可包括：从背面向正面延伸的凹陷，及从凹陷穿过结合垫延伸并与结合垫电连接的导电通路，其中该至少一个微电子元件的导体层与通路电连接。

复数个引脚可从第一和第二微电子元件的导体层延伸，组件的复数个端子可与引脚电连接。

典型地，导电通路包括衬在穿过结合垫延伸的孔内的导体层，其中在孔内导体层上覆盖有介电层。在一个实施例中，以金属垫的方向在结合垫内通路的整个区域是封闭的。

根据一个或复数个特定实施例，引脚可延伸至组件的表面且端子可暴露于组件的表面。微电子组件可具有至少一个边缘面从表面向外延伸，每个边缘面沿第一和第二微电子元件的边缘延伸，且引脚沿至少一个边缘面延伸至组件的表面。

在特定实施例中，微电子组件可具有穿过第一和第二微电子元件中至少一个的开口，引脚可沿至少一个开口的表面延伸。

在一个实施例中，第一和第二微电子元件中每个都可包括凹陷和从其延伸穿过该微电子元件结合垫的导电通路，该微电子元件的导体层与该微电子元件的通路电连接。

在特定实施例中，第一微电子元件包括凹陷和导电通路，该微电子元件的导体层与该微电子元件的通路电连接。在此实施例中，第二微电子元件的导体层可与其结合垫的表面电接触，其中该表面沿第二微电子元件的正面延伸。

在特定实施例中，至少一个微电子元件的导体层沿凹陷表面与其共形地延伸，组件可进一步包括覆盖凹陷内导体层的介电层。

在特定实施例中，微电子组件可进一步包括具有越过微电子元件边缘延伸的表面的介电层，其中导体层以第一方向沿介电层的表面越过边缘延伸。在一个实施例中，至少一个引脚可包括以第一方向延伸的部分，沿至少一个导体层的该部分延伸，引脚部分与导体层部分电接触。该至少一个引脚可为第一引脚，至少一个第二引脚可包括穿过引脚部分和导体层部分延伸的导电通路。

在特定实施例中，凹陷可为第一凹陷，至少一个微电子元件的边缘可包括第二凹陷，其中导体层沿第二凹陷的表面延伸。导体层可进一步越过第二凹陷延伸至介电层的主表面上。

在特定实施例中，微电子组件可进一步包括安装在第一微电子元件表面之上的透明盖，其中第一微电子元件包括与透明盖对齐的图像传感器。组件可进一步包括位于表面和盖之间的空腔，图像传感器与空腔对齐。