[发明专利]静态随机存储器的制造方法

说明书

技术领域

本发明涉及半导体技术领域，更具体的，本发明涉及一种静态随机存储器的制造方法。

背景技术

随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值每年以30％的速度发展。静态随机存储器是集成电路中一种重要部件，其尺寸小，密度高。在半导体存储器件中，静态随机存取存储器件(SRAM)与动态随机存取存储器(DRAM)器件相比具有更低的功耗和更快的工作速度的优点。静态随机存取存储器又可以很容易地通过位图测试设备进行物理单元定位，研究产品的实效模式。此外，静态随机存取存储器的良率可以作为衡量一种半导体整个制程良率的重要指标，因此研究静态随机存取存储器件的制造方法受到越来越多的关注。

静态随机存储器的单元可以分为电阻负载静态随机存储器单元和互补金属氧化物半导体(CMOS)静态随机存储器单元。电阻负载静态随机存储器单元采用高电阻值的电阻作为负载器件，而互补金属氧化物半导体静态随机存储器单元采用P沟道金属氧化物半导体(PMOS)晶体管作为负载器件。

在互补金属氧化物半导体静态随机存储器包含多个NMOS晶体管和PMOS晶体管，由于制造工艺的不同，导致所制造晶体管的阈值电压、饱和电流、夹断电流不同，从而导致静态随机存储器内部器件不兼容或所制造的静态随机存储器与电路中的其它器件不兼容。晶体管的阈值电压、饱和电流、夹断电流等电学性能主要与制造过程中晶体管薄膜叠层的结构和形成方法、晶体管各部分临界尺度、离子注入的种类和条件等因素有关。现有技术中，主要通过改变晶体管栅极二次氧化的条件、氮化硅侧壁的厚度，离子注入的能量以及制造半导体器件过程中的刻蚀工艺等方法改善所制造静态随机存储器的不兼容问题。在公开号为CN 101640187A的中国专利申请中还可以发现更多关于改善静态随机存储器兼容性的现有技术。

然而，随着半导体器件工艺节点的不断降低，对半导体器件制造工艺的要求越来越严格，现有工艺所制造的静态随机存储器件中NMOS器件和PMOS器件电性不兼容，导致所制造静态随机存储器的良品率低。

发明内容

本发明解决的问题是提供一种静态随机存储器的制造方法，改善静态随机存储器内部器件的兼容性，提高所制造静态随机存储器的良品率。

为解决上述问题，本发明提供了一种静态随机存储器的制造方法，包括：提供半导体衬底，所述半导体衬底包含NMOS器件区和PMOS器件区，所述NMOS器件区和PMOS器件区上分别形成有NMOS栅极结构和PMOS栅极结构，所述NMOS栅极结构和PMOS栅极结构两侧形成有侧壁间隙壁；

以PMOS栅极结构及其两侧的侧壁间隙壁为掩模，在PMOS器件区进行P型轻掺杂离子注入；

湿法清洗所述NMOS栅极结构和PMOS栅极结构两侧的侧壁间隙壁；

以NMOS栅极结构及其两侧的侧壁间隙壁为掩模，在NMOS器件区进行N型轻掺杂离子注入。

其中，所述P型轻掺杂区离子注入之前还包括在半导体衬底上涂布光刻胶，图形化所述光刻胶使PMOS器件区暴露；所述P型轻掺杂区离子注入之后还包括去除半导体衬底上的光刻胶；所述N型轻掺杂离子注入之前还包括在半导体衬底上涂布光刻胶，图形化所述光刻胶使NMOS器件区暴；所述N型轻掺杂离子注入之后还包括去除半导体衬底上的光刻胶。

可选地，所述NMOS栅极结构和PMOS栅极结构两侧的侧壁间隙壁为由氧化硅层和氮化硅层构成的叠加层，其中氮化硅层距栅极结构较远。

可选地，所述氮化硅层通过炉管热沉积或电浆化学气相沉积方法形成，所述氮化硅层的厚度范围为200～500埃。

可选地，所述湿法清洗采用的溶剂为氟化氢和乙二醇的混合溶液，所述氟化氢和乙二醇的混合溶液中氟化氢和乙二醇的体积比为4～10∶90～96，湿法清洗的温度为45～55摄氏度，清洗时间为20～40秒，所述湿法清洗中所述氮化硅层被减薄的厚度为20～40埃。

可选地，所述光刻胶的去除采用硫酸和双氧水的混合溶液，以及SC1溶液去除。

可选地，所述硫酸和双氧水的混合溶液中硫酸和双氧水的体积比2～6∶1，溶液的温度范围为120～140摄氏度，所需要的时间范围5～10分钟。

可选地，所述SC1溶液中NH₄OH、H₂O₂和H₂O的体积比为1∶1～4∶100～200，溶液的温度小于30摄氏度，所需要的时间2～5分钟。