[发明专利]具有ECC电路的半导体存储系统及其控制方法

权利要求书

1.一种半导体储存系统，包括：

具有多个存储单元的存储区；和

具有数据控制单元的存储控制器；

其中，所述数据控制单元包括写入控制单元，所述写入控制单元被配置为：在写入操作期间对输入数据执行第一错误检查纠正编码、即第一ECC编码以产生第一编码输入数据，压缩所述第一编码输入数据以产生压缩输入数据，对所述压缩输入数据执行第二ECC编码以产生第二编码输入数据，并将所述第二编码输入数据写入所述存储区中作为写入数据。

2.如权利要求1所述的半导体储存系统，其中，所述数据控制单元还包括读取控制单元，所述读取控制单元被配置为：在读取操作期间从所述存储区读取输出数据，对所述输出数据执行第一ECC译码以产生第一译码输出数据，解压缩所述第一译码输出数据以产生解压缩输出数据，对所述解压缩输出数据执行第二ECC译码以产生第二译码输出数据，并输出所述第二译码输出数据作为读取数据。

3.如权利要求2所述的半导体储存系统，其中，所述写入控制单元包括：

第一编码器，所述第一编码器被配置为对所述输入数据进行编码以提供一个或更多个第一奇偶校验位；

压缩单元，所述压缩单元被配置为压缩所述第一编码器的结果；以及

第二编码器，所述第二编码器被配置为对所述压缩单元的结果进行编码以提供一个或更多个第二奇偶校验位。

4.如权利要求2所述的半导体储存系统，其中，所述读取控制单元包括：

第一译码器，所述第一译码器被配置为使用所述一个或更多个第二奇偶校验位对所述存储区域中的数据进行译码；

解压缩单元，所述解压缩单元被配置为解压缩所述第一译码器的结果；以及

第二译码器，所述第二译码器被配置为使用所述一个或更多个第一奇偶校验位对所述解压缩单元的结果进行译码。

5.如权利要求2所述的半导体储存系统，其中，所述半导体储存系统包括NAND快闪存储器。

6.如权利要求3所述的半导体储存系统，其中，所述一个或更多个第一奇偶校验位由单个比特构成。

7.如权利要求3所述的半导体储存系统，其中，所述一个或更多个第二奇偶校验位由单个比特构成。

8.一种控制半导体储存系统的方法，包括以下步骤：

接收输入数据；

对所述输入数据执行第一错误检查纠正编码、即第一ECC编码，以产生第一编码输入数据；

压缩所述第一编码输入数据，以产生压缩输入数据；

对所述压缩输入数据执行第二ECC编码，以产生第二编码输入数据；以及

将所述第二编码输入数据写入所述半导体储存系统的存储区中。

9.如权利要求8所述的方法，还包括以下步骤：

从所述半导体储存系统的所述存储区域中读取输出数据；

对所述输出数据执行第一ECC译码，以产生第一译码输出数据；

解压缩所述第一译码输出数据，以产生解压缩输出数据；

对所述解压缩输出数据执行第二ECC译码，以产生第二译码输出数据；以及

将所述第二译码输出数据输出作为读取数据。

10.如权利要求8所述的方法，其中，执行第一ECC编码的步骤包括对所述输入数据进行编码以提供一个或更多个第一奇偶校验位；并且

执行第二ECC编码的步骤包括对所述压缩输入数据进行编码以提供一个或更多个第二奇偶校验位。

11.如权利要求10所述的方法，其中，执行第一ECC译码的步骤包括使用所述一个或更多个第二奇偶校验位对所述输出数据执行所述第一ECC译码；并且执行所述第二ECC译码的步骤包括使用所述一个或更多个第一奇偶校验位对所述解压缩输出数据执行所述第二ECC译码。

12.如权利要求8所述的方法，其中，所述第一ECC编码包括里德所罗门编码算法。

13.如权利要求8所述的方法，其中，所述半导体储存系统包括NAND快闪存储器。

14.如权利要求10所述的方法，其中，所述一个或更多个第一奇偶校验位由单个比特构成。

15.如权利要求10所述的方法，其中，所述一个或更多个第二奇偶校验位由单个比特构成。