[发明专利]抗辐射EEPROM存储阵列结构

说明书

技术领域

本发明涉及一种抗辐射EEPROM存储阵列的设计方法。属于集成电路技术领域。

背景技术

EEPROM作为非挥发存储设备，大量用于航空与航天领域。但是由于空间应用环境的复杂性，存储阵列常常会受到辐射的影响而使关键数据丢失或器件失效。如何满足空间应用的需要，提高EEPROM的抗辐射性能，是多年来研究的热点。

现有技术中由NMOS管形成的存储单元之间不增加额外的隔离结构，单元与单元之间由工艺过程中的场氧隔离。如图1所示，2为有源区，3为栅氧化层，4为栅，1为左右两个NMOS管之间的场氧区。在常规环境中，场氧中没有导电沟道，不存在漏电流。在辐射环境中，在场氧区1会产生电离电子-空穴对；由于陷阱的俘获作用，在Si/SiO₂系统的SiO₂一侧堆积正电荷，形成界面态，有可能形成场氧下反型的漏电沟道。场氧漏电沟道能延伸到邻近的晶体管的源/漏区2，这将在相邻的NMOS管之间产生漏电流Id。所以标准EEPROM存储单元阵列结构不具备在辐射环境中应用的价值。

发明内容

本发明目的在于解决上述问题，在现有的工艺基础上，研究了辐射对EEPROM存储阵列的影响，提出了一种新的EEPROM存储阵列结构，使EEPROM存储阵列具有抗辐射能力。

本发明为实现上述目的，对EEPROM存储阵列设计方案如下：

针对辐射效应对EEPROM存储阵列的影响是：辐射会形成场氧下反型的漏电结构，场氧漏电沟道能延伸到邻近的晶体管的有源区，使相邻单元管之间的隔离失效，形成静态漏电流通道，导致器件失效。

在设计EEPROM存储阵列设计时，利用HVNMOS技术，对相邻的EEPROM单元进行隔离。隔离后相邻单元之间不存在漏电流通路。

按照本发明提供的技术方案，所述抗辐射EEPROM存储阵列结构在抗辐射加固的同时没有影响到存储单元阵列的存储性能。

本次发明的优点是：保证器件性能的条件下，在单元与单元之间使用隔离结构，以防止单元之间的漏电。此发明解决了由辐射所产生的总剂量效应（TID）对EEPROM存储阵列中相邻存储单元之间场区漏电的影响，提高了EEPROM器件存储单元阵列的抗辐射能力，采用300 KRad（Si）以上抗辐射存储单元组成的存储阵列抗总剂量能力可达到300 KRad（Si）以上。

附图说明

图1 为已有技术中EEPROM存储阵列内单元之间漏电原理图；

图2 为本发明隔离结构平面示意图；

图3 为本发明隔离原理剖面图；

图4 为本发明存储阵列结构平面示意图。

具体实施方式

下面结合附图和实施例对发明的技术方案进行详细说明：

根据场氧隔离的漏电原理，采用了如图2所示的结构，在每个存储单元外围加多晶环，该多晶环与相邻单元的N型有源区形成HVNMOS隔离管。

图2所示的结构在单元与单元之间即形成一个HVNMOS管的隔离结构。该结构的工作过程及工作原理剖面图如图3所示，2为两个相邻的存储单元各自的N型有源区，3为栅氧化层，4为多晶硅栅（即HVNMOS隔离管的栅）。与图1相比，单元与单元之间不存在场氧区域，单元与单元之间的有源区形成了用于隔离的HVNMOS隔离管的有源区。在该HVNMOS隔离管的栅端接-1～-3V电压（本实施例采用-2V），使得在栅下方堆积很多正电荷，管子处于关断状态。由于界面态存在而产生电子漏电流时，会被栅下方堆积的正电荷所复合，不会在存储单元与存储单元之间产生漏电流。

图4是采用HVNMOS管隔离结构的阵列示意图。在该阵列结构中，位线BL1~4由二铝5纵向走线，存储单元的字线选择栅SG1~4和控制栅CG1~4由三铝6横向走线；每一个EEPROM存储单元都由HVNMOS隔离管将其包围在中间，使其与上下左右四个存储单元完全由HVNMOS管隔开。每个字节的HVNMOS隔离管栅4通过接触孔7与电位为-2V的一铝相连，形成网格布线，即使在辐照环境中NMOS阈值电压有所偏移，该隔离管也不会开启，从而不会在相邻单元之间产生漏电流。