[发明专利]集成半导体电感器及其方法

说明书

本分案申请是基于申请号为200610008950.4，申请日为2006年1月12日，发明名称为“集成半导体电感器及其方法”的中国专利申请的分案申请。

技术领域

本发明通常涉及电子设备，更具体地，涉及形成半导体器件和结构的方法。

背景技术

过去，半导体工业中采用各种方法和结构来将滤波器集成到单片半导体器件上。典型地，这些滤波器仅局限于简单的包括阻性和容性元件的pi型滤波器，或者在某些情况下是包括感性和无源元件的pi型滤波器。pi型滤波器的一个例子是Phoenix Arizona的5005 EastMcDowell Road的ON Semiconductor销售的NUF6106。pi型滤波器通常在高于滤波器的截止频率上不能提供足够的衰减。包括有电感器的滤波器典型地是具有与pi型滤波器串联耦合的串联电感器的pi型滤波器。在公开号为US2003/0228848的美国专利申请中公开了这种滤波器的一个例子。感性滤波器典型地在高于滤波器截止频率的频率上具有过多的损耗(典型地称作插入损耗)，并且通常具有所不希望有的群延迟失真。

因此，希望将滤波器集成到单片半导体器件上，其具有较低的群延迟失真，在低于截止频率处具有较低的插入损耗，并且在高于截止频率处具有较高的损耗。

发明内容

根据本发明的一个方面，提供了一种集成半导体电感器，包括：半导体衬底；覆盖半导体衬底至少一部分的第一多层电感器，该第一多层电感器具有第一端子和第二端子，该第一多层电感器还具有覆盖半导体衬底该部分的第一导体、覆盖第一导体的至少一部分以在第一导体和第二导体之间形成磁耦合的第二导体、设置在第一导体和第二导体之间的第一电介质，其中第一导体连接到第一多层电感器的第一端子，第二导体连接到第一多层电感器的第二端子；以及延伸通过第一电介质的第一连接，用以形成第一导体和第二导体之间的电接触。

根据本发明的另一个方面，提供了一种形成集成半导体电感器的方法，包括：提供半导体衬底；形成覆盖半导体衬底的至少一部分的第一电感器元件；形成覆盖第一电感器元件的至少一部分的第二电感器元件，其中，第一电感器元件磁耦合到第二电感器元件，并且其中，第一电感器元件和第二电感器元件在相反方向上延伸；以及将第一电感器元件的一个末端电连接到第二电感器元件的一个末端。

根据本发明的另一个方面，提供了一种集成半导体滤波器，包括：覆盖半导体衬底的表面的第一部分的第一多层电感器，该第一多层电感器包括覆盖半导体衬底在第一方向上延伸的第一电感器元件和覆盖第一电感器元件在不同的方向上延伸的第二电感器元件，以形成第一和第二电感器元件之间的磁耦合，其中第一电感器元件电连接到第二电感器元件；和与第一电感器串联耦合的第一电容器。

附图说明

图1说明了根据本发明集成到半导体器件上的滤波器的实施例一部分的放大平面图；

图2示意性地说明了表示根据本发明的图1中所示的滤波器的电路的实施例的一部分；

图3说明了根据本发明的图1中所示的滤波器的一部分的分解图；

图4说明了根据本发明的图1中所示的滤波器的一部分的放大了的横截面图；和

图5说明了根据本发明的图1中所示的滤波器的另一部分的放大了的横截面图。

为了使说明简洁清楚，图中的各元件都不需要按比例绘制，并且在不同的图中相同的附图标记表示相同的元件。另外，为了使描述简洁，省略了公知的步骤和元件的描述和细节。如本文中所用到的，载流电极表示器件中传输流过该器件的电流的元件，如MOS晶体管的源极或漏极、或者双极晶体管的发射极或集电极、或者二极管的阴极或阳极，控制电极表示器件中控制流过该器件的电流的元件，如MOS晶体管的栅极或者双极晶体管的基极。尽管本文中将器件解释为特定的N沟道或P沟道器件，但本领域的普通技术人员应认识到，根据本发明也可以是互补型的器件。为了使附图清楚，所说明的器件结构中的掺杂区通常具有直线边缘和角度精确的拐角。但是，本领域的技术人员应理解，由于掺杂物的扩散和活动，掺杂区的边缘通常并不是直线，并且拐角的角度也不是很精确。

具体实施方式