[发明专利]具有漏极轻掺杂结构的金属氧化物半导体元件的制造方法

说明书

技术领域

本发明涉及一种金属氧化物半导体元件的制造方法，特别是指一种具有漏极轻掺杂结构的金属氧化物半导体元件的制造方法。

背景技术

图1A-1E显示现有技术具有LDD结构的MOS元件的制造方法，如图1A所示，提供一基板11，例如为P型硅基板，并于基板11中形成绝缘结构12，例如为区域氧化(local oxidation of silicon，LOCOS)结构，以定义元件区100。接下来，请参阅图1B，于元件区100中，形成栅极结构中的介电层13a与堆叠层13b。然后，如图1C所示，以离子植入技术，将杂质，例如但不限于为N型杂质，以加速离子的形式，植入基板11中，由于绝缘结构12、栅极结构中介电层13a与堆叠层13b、以及光罩的屏蔽，离子植入的区域将形成LDD结构14。之后，于介电层13a与堆叠层13b外围侧壁上，形成间隔层13C，如图1D所示，间隔层13C的材质例如可为氧化硅、氮化硅、或两者的组合，并因间隔层13c的屏蔽，在接下来的制程中，如图1E所示，以离子植入技术，将杂质，例如为N型杂质，以加速离子的形式，植入基板11中，以形成源极与漏极15，杂质将不会掺杂到间隔层13c下方的基板11中。其中，源极与漏极15的N型杂质掺杂浓度，约在10¹⁵～10¹⁶/cm²的数量级，而LDD结构14的N型杂质掺杂浓度，约在10¹²～10¹³/cm²的数量级。

这种具有LDD结构的MOS元件的N型杂质掺杂浓度梯度，可用来减低MOS元件的漏极在元件区100中的电场强度分布，用以克服热载子效应(hot carrier effect)。

上述现有技术，需要用到两个光罩制程，才能完成LDD结构14与源极和漏极15，制造成本较高，且两道掺杂杂质制程中间，包含形成间隔层13c的其它制程步骤，如沉积、蚀刻、以及热制程等步骤，这使两道掺杂杂质的热扩散后的范围较难控制。美国专利US 5,966,604提出一种具有漏极轻掺杂结构的金属氧化物半导体元件的制造方法，可将形成LDD结构14与源极与漏极15的步骤整合至形成间隔层13c之前，但这一方面使热预算(thermal budget)的额度减少，且该发明是利用相反导电型的杂质来调整浓度，增加了杂质于元件中在控制上的复杂性。

此外，上述两种现有技术的杂质分布梯度只有两种不同的深度，且随着元件尺寸的缩小，LDD结构14与源极与漏极15的深度需要越来越浅，所需的离子植入能量也跟着越来越低，对离子植入技术来说，加速电压越来越低的植入技术，就越加难以达到MOS元件制程所需要的准确度。

有鉴于此，本发明即针对上述现有技术的不足，提出一种具有漏极轻掺杂结构的金属氧化物半导体元件的制造方法，不仅能够节省光罩，改善掺杂杂质热预算；并且通过缓和杂质分布梯度，进一步改善热载子效应，又能解决离子植入技术中，低能量植入的精确度问题。

发明内容

本发明目的在于克服现有技术的不足与缺陷，提出一种具有漏极轻掺杂结构的金属氧化物半导体元件的制造方法，能够节省光罩，改善掺杂杂质热预算；并且通过缓和杂质分布梯度，进一步改善热载子效应，又能解决离子植入技术中，低能量植入的精确度问题。

为达上述目的，本发明提供了一种具有漏极轻掺杂结构的金属氧化物半导体元件的制造方法，包含：提供一第一导电型的基板；于该基板中形成绝缘结构以定义一元件区；于该元件区中形成一栅极结构，该栅极结构包括介电层、堆叠层、与栅极结构外部侧壁上的间隔层；将第二导电型杂质，以加速离子形式，与该基板表面成一倾斜角度，植入该基板，以形成漏极轻掺杂结构，其中，部分加速离子穿越间隔层植入该基板，形成该漏极轻掺杂结构中位于该间隔层下方的部分；以及将第二导电型杂质，以加速离子形式，植入该基板，以形成源极与漏极。

在其中一种实施型态中，该第一导电型为P型，且第二导电型为N型。而在另一种实施型态中，该第一导电型为N型，且第二导电型为P型。

在其中一种实施型态中，该绝缘结构可为一区域氧化结构或一浅沟槽绝缘(shallow trench isolation，STI)结构。

在其中一种较佳的实施型态中，该倾斜角度介于30度与90度之间。