[发明专利]鳍式场效应晶体管的掺杂方法

说明书

技术领域

本发明涉及集成电路装置，尤其涉及一种鳍式场效应晶体管(finfield-effect transistor，FinFET)的掺杂方法。

背景技术

在快速进步的半导体制造工业中，互补型金属氧化物半导体(complementary metal oxide semiconductor，CMOS)FinFET装置可用于许多逻辑及其他应用，且整合成为各种不同的半导体装置。FinFET装置一般包括具有高深宽比的半导体鳍板，在鳍板中形成晶体管的沟道及源极/漏极区。在部分鳍板装置上方及沿着其侧边处形成栅极可增加沟道及源极/漏极部分的表面积，以制作更快速、更可靠且控制更佳的半导体晶体管装置。FinFETs更进一步的优点包括减少短沟道效应及增加电流量。

然而目前的FinFET科技已面临挑战。例如通常以离子注入法形成轻掺杂漏极(lightly doped drain，LDD)区，而离子注入法会造成鳍板非共形(non-conformal)的掺杂轮廓(如：在鳍板顶的掺杂较离基板近的鳍板底的掺杂重)。此非共形的掺杂轮廓可造成的问题包括开启相关非一致的装置(associated non-uniform device)。利用倾斜注入(tilt implant)的缺点为光致抗蚀剂高度所引发的阴影效应(shadowing effect)及预先非晶化离子注入(preamorphization implantation，PAI)引发的孪晶界效应(twin boundary effect)。

因此，有需要改善FinFET元件的制作方法。

发明内容

为克服上述现有技术的缺陷，本发明提供一种掺杂鳍式场效应晶体管的方法，包括：提供一基板，该基板包括一半导体鳍板形成于该基板的一表面上，其中该半导体鳍板具有一顶表面及侧壁；沉积一包括掺质的富掺质层于该半导体鳍板的该顶表面及侧壁上；沉积一盖层在该富掺质层上；以及该基板回火以将该掺质由该富掺质层趋入该半导体鳍板中。

一种掺杂鳍式场效应晶体管的方法，包括：形成一硬掩模覆盖一基板的一第一半导体鳍板而露出该基板的一第二半导体鳍板；沉积一包括掺质的富掺质层在该第二半导体鳍板的一顶表面及侧壁上；沉积一盖层以覆盖该富掺质层；以及进行一回火工艺以将该掺质由该富掺质层趋入该第二半导体鳍板中。其中更包括：形成另一硬掩模覆盖该第二半导体鳍板而露出该第一半导体鳍板；沉积包含另一掺质的另一富掺质层在该第一半导体鳍板的该顶表面及该侧壁上，其中该另一掺质及在该第二半导体鳍板的该掺质为相反类型；沉积另外一盖层以覆盖该另外富掺质层；以及进行另一回火工艺以将该另一的掺质趋入该第一半导体鳍板中。

本发明的多种实施例可改善传统LDD工艺的缺点。例如，在不同实施例中形成富掺质层、形成盖层以及将杂质趋入LDD区以达所需厚度却不用顾虑阴影效应及PAI孪晶界缺陷的回火工艺。因此，可改善装置的电性。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：

附图说明

图1～图8显示根据一实施例在基板上制作FinFET结构时的不同阶段。

图9为显示用来执行一实施例所述方法的设备。

图10显示在富掺质层的沉积时施以DC及RF偏压的示意图。

图11为根据一实施例制作FinFET结构的方法流程图。

其中，附图标记说明如下：

500～根据本发明一实施例制作FinFET结构的方法

501，503，505，507，509，511，513，515～工艺步骤

105～第一鳍板107～第二鳍板

101～基板103～浅沟槽隔离区

111～第一鳍板的顶表面109～第一鳍板的侧壁

115～第二鳍板的顶表面113～第二鳍板的侧壁

100～第一装置区200～第二装置区

117～栅极介电层119～电极层

123，127～栅极121，125～栅极介电材料

129～硬掩模10～晶片

300～设备302～反应室

304，306～电源131～富掺质层

308～等离子体133～盖层

135，137～LDD区

具体实施方式

图1至图8为制作FinFET的不同阶段的透视及剖面图。图11描述根据本发明一实施例制作FinFET结构的方法500的流程图。