[发明专利]测试电路和包括该测试电路的半导体存储装置

说明书

相关申请交叉引用

本申请要求2010年4月30日向韩国知识产权局提交的韩国申请No.10-2010-0040664的优先权，其全部内容通过引用结合到本文中。

技术领域

本发明涉及半导体存储装置，更具体地涉及检测并修复半导体存储装置的失效的方法。

背景技术

随着半导体存储装置的集成度的提高，设置在单个半导体存储装置中的存储单元和信号线的数量迅速增加。由于存储单元集成在有限的空间中，内部电路的关键尺寸和存储单元的大小逐渐减小。由于这些原因，半导体存储装置中发生存储单元失效的可能性增加提高。尽管存在存储单元失效，因为在半导体存储装置内提供冗余电路以及用于修复失效的存储单元的修复电路，仍然可以大量生产具有期望容量的存储器。

通常，在完成晶片工艺后执行各种测试。当通过测试确定可以将失效的存储单元修复时，通过用冗余存储单元代替失效的存储单元来修复失效。因此，当输入与失效的存储单元相对应的地址时，冗余存储单元代替失效的存储单元进行操作。因此，所述半导体存储装置能够执行正常操作。

与此同时，使用压缩测试以减少测试时间。通过向多个存储单元中写入相同的数据，并将多个存储单元的写入数据压缩并输出，来执行压缩测试。由于半导体存储装置分成多个存储模块，失效检测的速率和修复效率由要测试的存储模块的布置和压缩测试中的数据组合来决定。

发明内容

本发明的一个实施例中，半导体存储装置的测试电路包括：第一失效检测单元，被配置为通过将从第一存储模块的存储单元组输出的多个第一测试数据信号进行组合来检测第一存储模块的存储单元组的失效；第二失效检测单元，被配置为通过将从第二存储模块的存储单元组输出的多个第二测试数据信号进行组合来检测第二存储模块的存储单元组的失效；公共失效检测单元，被配置为通过将多个第一测试数据信号以及多个第二测试数据信号进行组合来检测第一存储模块和第二存储模块的存储单元组的失效；以及失效确定单元，被配置为根据第一失效检测单元和第二失效检测单元的检测结果来输出第一失效检测单元和第二失效检测单元的检测结果或输出公共失效检测单元的检测结果。

在本发明的另一个实施例中，半导体存储装置的测试电路包括：第一失效检测单元，被配置为通过将从第一存储模块的存储单元组输出的多个第一测试数据信号进行组合来检测第一存储模块的存储单元组的失效；第二失效检测单元，被配置为通过将从第二存储模块的存储单元组输出的多个第二测试数据信号进行组合来检测第二存储模块的存储单元组的失效；公共失效检测单元，被配置为通过将多个第一测试数据信号以及多个第二测试数据信号进行组合来检测第一存储模块和第二存储模块的存储单元组的失效；以及选择单元，被配置为根据模式选择信号来输出第一失效检测单元和第二失效检测单元的检测结果或输出公共失效检测单元的检测结果。

在本发明的另一个实施例中，半导体存储装置包括：第一失效检测单元，被配置为通过将从第一存储模块的存储单元组输出的多个第一测试数据信号进行组合来检测第一存储模块的存储单元组的失效；第二失效检测单元，被配置为通过将从第二存储模块的存储单元组输出的多个第二测试数据信号进行组合来检测第二存储模块的存储单元组的失效；公共失效检测单元，被配置为通过将多个第一测试数据信号以及多个第二测试数据信号进行组合来检测第一存储模块和第二存储模块的存储单元组的失效；失效确定单元，被配置为输出第一失效检测单元和第二失效检测单元的检测结果或输出所述公共失效检测单元的检测结果；冗余存储模块，包括多个冗余存储单元组；以及修复单元，被配置为根据从失效确定单元输出的检测结果，用冗余存储单元组来代替第一存储模块和第二存储模块的存储单元组。

附图说明

结合附图描述本发明的特征、方面和实施例，其中：

图1为示意性地说明根据本发明的实施例的半导体存储装置的结构的框图；

图2为说明根据本发明第一实施例的在图1中的测试单元结构的示意图；

图3为说明图2中的测试单元的操作的真值表；

图4为说明根据本发明第二实施例的在图1中的测试单元结构的框图；

图5为说明图4中的测试单元的操作的真值表；

图6为说明根据本发明第三实施例的在图1中的测试单元结果的框图；以及

图7为说明根据本发明第四实施例的在图1中的测试单元结构的框图。

具体实施方式