[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法。

本申请是根据2009年8月11日所申请的日本发明专利申请2009-186518号、及2009年12月28日所申请的日本发明专利申请2009-297210号。本说明书中，是参照上述申请的说明书、权利要求、附图整体并予以纳入。

背景技术

半导体器件中，尤以使用MOS晶体管的集成电路已朝高集成化迈进。随着半导体集成电路的高集成化，集成电路中所使用的MOS晶体管，其微细化也进展至纳米(nano)领域。当构成数字电路的基本电路的反相器(inverter)电路的MOS晶体管的微细化进展时，漏电(leak)电流的抑制会变得困难，而产生热载流子(hot carrier)效应，导致可靠度的降低。此外，由于确保所需电流量的要求，故无法将电路的占有面积缩小。为了解决此种问题，乃提出一种将源极、栅极、漏极相对于衬底呈垂直方向配置，由栅极包围岛状半导体层的构造的环绕式栅极晶体管(Surrounding Gate Transistor，SGT)，且提出一种使用SGT的CMOS反相器电路(例如S.Watanabe、K.Tsuchida、D.Takashima、Y.Oowaki、A.Nitayama、K.Hieda、H.Takato、K.Sunouchi、F.Horiguchi、K.Ohuchi、F.Masuoka、H.Hara、“A Novel CircuitTechnology with Surrounding Gate Transistors(SGT’s)for Ultra High DensityDRAM’s”(一种使用SGT的超高密度DRAM的新型电路技术)、IEEE JSSC、第30卷、第.9期、1995年.)。

反相器是由pMOS晶体管与nMOS晶体管所构成。由于空穴的移动度为电子的移动度的一半，因此在反相器电路中，pMOS晶体管的栅极宽度，需设为nMOS晶体管的栅极宽度的2倍。因此，以往使用SGT的CMOS反相器电路是由2个pMOS SGT与1个nMOS SGT所构成。即，以往使用SGT的CMOS反相器电路需有共计为3个岛状半导体。

发明内容

因此，本发明的目的是提供一种由使用高集成的SGT的CMOS反相器电路所构成的半导体器件。

(解决问题的手段)

本发明的第1实施方式的半导体器件，发挥作为反相器功能，具有：

第1岛状半导体层；

第2半导体层；

栅极电极，至少一部分配置于所述第1岛状半导体层与所述第2半导体层之间；

第1栅极绝缘膜，至少一部分配置于所述第1岛状半导体层与所述栅极电极之间，且与所述第1岛状半导体层周围的至少一部分接触，并且与所述栅极电极的一面接触；

第2栅极绝缘膜，配置于所述第2半导体层与所述栅极电极之间，且与所述第2半导体层接触，并且与所述栅极电极的另一面接触；

第1个第1导电型高浓度半导体层，配置于所述第1岛状半导体层的上部；

第2个第1导电型高浓度半导体层，配置于所述第1岛状半导体层的下部，且具有与所述第1导电型高浓度半导体层相同极性；

第1个第2导电型高浓度半导体层，配置于所述第2半导体层的上部，且具有与所述第1导电型高浓度半导体层相反极性；及

第2个第2导电型高浓度半导体层，配置于所述第2半导体层的下部，且具有与所述第1导电型高浓度半导体层相反极性。

此时，本发明的半导体器件，也可为，具备第1晶体管与第2晶体管；

所述第1晶体管由以下所构成：

所述第1岛状半导体层；

所述第1栅极绝缘膜；

所述栅极电极；

所述第1个第1导电型高浓度半导体层；及

所述第2个第1导电型高浓度半导体层；

所述第2晶体管由以下所构成：

所述栅极电极；

所述第2栅极绝缘膜；

所述第2半导体层；

所述第1个第2导电型高浓度半导体层；及

所述第2个第2导电型高浓度半导体层。

此时，所述第2半导体层也可为圆弧柱状半导体层。

此时，所述第2半导体层也可为矩形柱状半导体层。

此时，所述第1岛状半导体层也可为角柱形状。

此时，所述第2半导体层也可为圆柱状半导体层。

此时，本发明的半导体器件也可还具备：

第3个第1导电型高浓度半导体层，配置于所述第2个第1导电型高浓度半导体层与所述第2个第2导电型高浓度半导体层的下部；