[发明专利]一种基于栅极替代工艺的制造半导体器件的方法

说明书

技术领域

本发明通常涉及一种半导体器件的制造方法，具体来说，涉及一种基于栅极替代工艺的半导体器件的制造方法。

背景技术

目前，半导体器件的制造工艺主要有前栅工艺和栅极替代工艺(或后栅工艺)，前栅工艺的栅极的形成在源、漏极生成之前，栅极替代工艺的栅极的形成则在源、漏极生成之后，此工艺中栅极不需要承受很高的退火温度。

传统栅极替代工艺中，通常选用多晶硅作为假栅，当器件的源极和漏极制备完后，将利用干法刻蚀或湿法刻蚀技术将假栅去掉，之后在栅沟槽内分别填入适合于nMOS和pMOS器件的金属栅材料。但是，选用多晶硅假栅工艺存在着几个挑战性问题：一是在制备多晶硅假栅时，需要在550-650℃的温度条件内完成，这可能会引起器件的界面氧化层生长，并增大等效氧化层厚度(EOT)；另外，随着器件特征尺寸的不断减小，器件的栅高度也在不断变小，这意味着，多晶硅假栅的厚度也在变小，这为离子注入带来了挑战，当对源和漏极进行离子注入的时候，由于过小的多晶硅栅高，注入离子可能会穿透多晶硅假栅，并到达介质层及沟道区，引起器件性能下降；此外，如果选用多晶硅假栅，由于nMOS和pMOS器件的源漏极形成过程中带来的离子注入工艺会在两区域的假栅内形成不同浓度的多晶硅掺杂，这会为多晶硅假栅的去除工艺带来一定难度，例如需要选用不同条件的湿法或干法刻蚀工艺来分别去处多晶硅假栅。

因此，需要提出一种能够提高器件性能并能简化集成工艺的栅极替代工艺的制造半导体器件的方法。

发明内容

鉴于上述问题，本发明提出了一种基于栅极替代工艺的制造半导体器件的方法，所述方法包括：提供半导体衬底；在所述半导体衬底上依次形成界面层、假栅及其侧墙，以及在所述半导体衬底中形成源极区和漏极区，并覆盖所述源极区、漏极区形成层间介质层，其中所述假栅包括与界面层接触的金属材料层；去除所述假栅，以形成开口；在所述开口中形成覆盖所述界面层的栅极区。

本发明还提出了另一种基于栅极替代工艺的制造半导体器件的方法，所述方法包括：提供半导体衬底；在所述半导体衬底上依次形成界面层、高k栅介质层、假栅及其侧墙，以及在所述半导体衬底中形成源极区和漏极区，并覆盖所述源极区、漏极区形成层间介质层，其中所述假栅包括与高k栅介质层接触的金属材料层；去除所述假栅，以形成开口；在所述开口中形成覆盖所述高k栅介质层的栅电极。

本发明还提出了又一种基于栅极替代工艺的制造半导体器件的方法，所述方法包括：提供半导体衬底；在所述半导体衬底上依次形成界面层、高k栅介质层、扩散阻挡层、假栅及其侧墙，以及在所述半导体衬底中形成源极区和漏极区，并覆盖所述源极区、漏极区形成层间介质层，其中所述假栅包括与扩散阻挡层接触的金属材料层；去除所述假栅，以形成开口；在所述开口中形成覆盖所述扩散阻挡层的栅电极。

通过采用本发明的制造方法，在栅极替代工艺中，采用合适的金属材料形成替代栅(假栅)，例如TiN和W等，这些材料的形成中不需要高温的条件，避免了假栅形成中造成器件EOT的增加，而且对于具有金属材料层的假栅，源漏离子注入很难穿透其到达介质层及沟道区，避免了离子注入穿透假栅造成器件性能的下降，此外，后续步骤中更易去除，进而提高了器件工艺的集成度。

附图说明

图1示出了根据本发明的第一实施例的半导体器件制造方法的流程图；

图2-7示出了根据本发明的第一实施例的半导体器件制造方法的各个制造阶段的结构示意图；

图8示出了根据本发明的第二实施例的半导体器件制造方法的流程图；

图9-14示出了根据本发明的第二实施例的半导体器件制造方法的各个制造阶段的结构示意图；

图15示出了根据本发明的第三实施例的半导体器件制造方法的流程图；

图16-21示出了根据本发明的第三实施例的半导体器件制造方法的各个制造阶段的结构示意图。

具体实施方式