[发明专利]多层柔性印刷布线板的制造方法及多层电路基体材料

说明书

技术领域

本发明涉及多层柔性印刷布线板的制造技术，尤其涉及具有可高密度安装的可挠性线缆(cable)部的多层柔性印刷布线板的制造方法及用于该多层柔性印刷布线板的多层电路基体材料。

背景技术

近年来，越来越促进电子设备的小型化及高功能化，因此对于电路基板的高密度化要求也越来越高。因此，通过将电路基板从单面作成双面或三层以上的多层电路基板，谋求电路基板的高密度化。

作为其一环，通过另一体的柔性布线板、柔性平板线缆及连接器等来连接安装各种电子部件的多层电路基板或硬质电路基板相互之间。

再者，以便携电话等的小型电子设备为中心，具有将该另一体的柔性布线板等一体化的可挠性线缆部的多层柔性布线板(专利文献1(第4页，第5图))得到广泛普及。

尤其是，便携电话的高功能化较明显，随着便携电话的高功能化，存在这样的流程：安装到多层柔性布线板的部件也更换为CSP(ChipSize Package：芯片级封装)，以达高功能且高密度地进行封装，不增大基板尺寸而附加高功能。该CSP的焊盘间距在当初也只是0.8mm间距，但近年开始要求0.5mm间距以下的窄间距。

在其中，要搭载具有10焊盘×10焊盘以上的焊盘数的CSP的焊盘以全栅阵(full grid)方式配置的窄间距CSP，在以前的多层柔性布线板中是非常困难的。

在多层柔性布线板搭载窄间距CSP的方面的必要条件如下。

(a)在CSP安装凸台没有贯通孔。

是为了使安装所需的焊锡不流动。

(b)可将导通部高密度配置。

由于从窄间距CSP安装凸台直接连接到下方的布线层，所以所要求的最小间距需要成为与所搭载的CSP的焊盘间距相同的间距。

(c)能够形成精细布线。

这是因为不管是外层还是内层，都需要从100以上的较多的焊盘走线的缘故。此外，在CSP安装凸台间走线的布线的条数是决定可搭载的CSP的规格的重要因素。

特别是，在搭载CSP时，较有效的方法是将比存在于CSP安装凸台的外层的布线更下方的内层的布线精细化。但是，在以0.4mm间距以下的窄间距搭载CSP的情况下，在该搭载部所需要的外层电路图案间距需要形成为间距60μm(图案间最小间隙：30μm)以下。

将这些要求满足一定程度的多层柔性印刷布线板的制造方法及结构，公开于专利文献2(第18页，第5图)中。将在该专利文献2中记载的发明的特征列举如下：通过一次的导通用孔的形成及镀敷来设置用于连接第一层和第二层的通孔、用于连接第一层、第二层、第三层的阶状通孔(step via holl)、用于连接第一层和第三层的跳跃(skip)通孔。由此，可以满足上述的为搭载CSP的条件：(1)在CSP安装凸台没有贯通孔；(2)可将导通部高密度配置。

图2示出展开专利文献2所记载的方法的技术内容，是表示为了进一步精细化内层电路图案，而结合半添加(semi-additive)法的具有线缆部的4层柔性印刷布线板的制造方法的实施方式的剖视结构图。

首先，如图2(1)所示，准备在聚酰亚胺等的可挠性绝缘基底材料31两面具有厚度1μm左右的铜、镍、铬或它们的合金等的导电性金属箔32及33的双面电路基体材料34。对于该基体材料，在两面形成抗蚀剂层35，该抗蚀剂层35用于利用半添加法形成激光器加工时的保形掩模(conformal mask)及电路图案。

接着，将抗蚀剂层35用作半添加镀敷抗蚀剂，对导电性金属箔32及33通电而进行电解铜镀，使位于外层一侧的面的铜镀层36、位于内层一侧的面的铜镀层37分别形成为约10μm的厚度。

接着如图2(2)所示，剥离抗蚀剂层35，并将导电性金属箔32及33蚀刻除去，将铜镀层36及37作成电性独立的电路图案36b及37b。此外，电路图案36b成为激光器加工时的保形掩模。通过至此的工序，得到双面的布线基体材料38。

接着如图2(3)所示，准备在聚酰亚胺膜39上具有丙烯树脂/环氧树脂等的粘接材料40的所谓覆盖层(cover lay)41。在两面形成了图案的布线基体材料38的内层一侧，通过真空压力机、真空层压装置等来贴合覆盖层41。

通过至此的工序，得到带覆盖层的增强(built-up)层42。再者，通过同样的工序准备另一组带覆盖层的增强层43。