[发明专利]一种用硅通孔互连形成的电感环

说明书

技术领域

本发明属于高集成度封装技术领域，具体涉及一种硅通孔互连集成封装技术，特别涉及一种采用硅通孔互连技术形成的电感环。

背景技术

现在，三维封装技术已经由芯片级的堆叠芯片封装(stacked die)或者堆叠封装(packageon package)技术发展到了晶圆级的硅通孔(Through Silicon Via，TSV)互连封装技术。

硅通孔互连技术是通过在硅片和硅片之间制作垂直通孔，然后在硅片正面和背面形成互连微焊点，这样，多个硅片就可以直接堆叠起来而不用外部引线互连。硅通孔互连技术可以分为先通孔式(via first)和后通孔式(via last)两种。先通孔式技术是在硅片上集成电路制造完成之前形成互连通孔，这种技术可以是在芯片制造的最初几步内形成硅通孔互连，也可以是在BEOL(Back-end of Line)之前形成硅通孔互连。后通孔式技术则是在BEOL或者整个集成电路制造完成之后再进行硅通孔互连。硅通孔内的填充材料包括一个绝缘层和一个用于导电的金属层或者高掺杂的多晶硅。考虑到降低互连电阻，提高芯片工作频率，多传感系统的硅通孔三维封装中采用铜作为硅通孔互连金属比较有利。与以往的IC封装键合和使用凸点的堆叠技术不同，硅通孔互连技术能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善了芯片速度和低功耗的性能。

以硅为材料的集成电路在射频电路领域有着广阔的应用前景，射频电感元件对于实现便携式无线通讯设备在低电源电压、低功耗、低功率耗散、低失真以及高的工作频率等方面的要求有着不可或缺的作用。但是，从目前标准的硅集成电路工艺来看，电感元件在芯片中很难被集成，即使集成，电感值也非常小。

发明内容

针对上述问题，本发明的目的在于提出一种用于硅集成电路中的电感元件，该电感元件易于在芯片中集成，而且具有大的感值。

为达到本发明的上述目的，本发明提出了一种用于硅通孔互连形成的电感环，包括：

一个半导体衬底；

两个或多个(两个以上)完成通硅孔结构的硅片；

在所述硅片的正面和背面形成的互连焊点；

在所述半导体衬底上将所述硅片进行堆叠互连形成的电感元件。

所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述硅片的硅通孔结构包括至少一个导电层和一个将所述导电层和所述硅通孔表面隔离的绝缘层。所述的绝缘层为二氧化硅、氮化硅或者为他们之间相混合的绝缘物质。所述的导电层为铝、铜或者掺杂的多晶硅。

采用硅通孔互连技术对硅通孔进行特殊的互连，所形成的电感元件，具有感值大、密度高等优点。而且，形成电感元件的硅通孔互连集成工艺与常规的硅通孔互连集成工艺兼容，不需要添加更多的工艺步骤，工艺过程简单而稳定。采用本发明的电感元件适用于各种芯片的硅通孔互连封装制造，特别是功率控制芯片和射频芯片的封装制造。

附图说明

图1为本发明提供的一种采用硅通孔互连技术对硅通孔进行互连形成的电感元件实施例的截面图。

图2为本发明提供的一种电感元件与模拟电路或者逻辑电路进行集成的实施例的俯视图简图。

图3为本发明提供的一种电感元件进行工作时的原理简图。

具体实施方式

下面将参照附图对本发明的一个示例性实施方式作详细说明。参考图是本发明的理想化实施例的示意图，以下实施例仅是说明性的，本发明不受以下实施例的限制。

提供一个半导体衬底和多个已完成硅通孔结构和互连焊点的硅片。在本实施例中，提供了5个已完成硅通孔结构和互连焊点的硅片。

接下来，在提供的半导体衬底上将5个硅片进行选择性的堆叠互连，如图1所示，半导体衬底100可以为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所示101、102、103、104和105为本实施例提供的5个已完成硅通孔结构和互连焊点的硅片。所示106为硅通孔互连后的金属导线，所述的金属导线106包括一层导电层和将所述导电层和硅通孔表面隔离的绝缘层。所示a和b为本实施例引入的两个测量节点。

本发明所提供的用于硅通孔互连形成的电感元件可以与逻辑电路或者模拟电路兼容，图2为本发明实施例提供的电感元件与模拟电路或者逻辑电路进行集成的俯视图简图。如图2，所示200为半导体衬底可以为单晶硅或者为多晶硅，所示201为逻辑电路或者模拟电路部分，所示203为测量节点a和b之间互连金属导线，可以为铝或者铜，所示204为测量节点c和d之间互连金属导线，可以为铝或者铜。