[发明专利]一种静态随机存储器

说明书

技术领域

本发明涉及一种半导体器件，尤其涉及一种静态随机存储器。

背景技术

集成电路之内的元件密度可以利用缩减空间的集成电路设计(reducedgeometry integrated circuit designs)原则，来增加集成电路的性能以及降低其实际成本。包含Flash、SRAM(静态随机存取存储器)、OUM、EEPROM、FRAM、MRAM等的现代集成电路存储器件都是利用此存数单元(memory cell)的原则的明显实例，其中SRAM除了在存储容量上处于“中等”外，在其他各项功能方面，均具有明显的优势。

集成电路存储器件内的密度正持续地增加，而与之伴随的是这类器件的单位存储成本的相应降低。密度的增加是利用在器件内制作较小的结构，以及利用缩减元件之间或构成元件的结构之间的分隔空间而完成的。通常，这类较小尺寸的设计准则(design rules)会伴随有布局，设计以及构造的修正，当使用这类较小尺寸的设计准则时，这些修正改变要通过缩减元件的大小才能实现，而且还要维持器件性能。作为一种实例，在多种现有的集成电路之中其操作电压的降低，是由于诸如缩减栅极氧化物厚度，以及增进微影程序控制上的误差才可能完成的。另一方面，缩减尺寸的设计准则也使得降低操作电压变成必要，以便小尺寸元件若以已有的较高操作电压操作时，得以限制所会产生的热载流子(hot carriers)。第一代SRAM模块采用大尺寸DI P封装，该封装具有一定的高度，因为电池和RAM芯片叠放于DIP封装之中。DIP封装的优点在于器件可以插入DIP插座，方便替换和存储，或从一个印制板转移到另一个。虽然这些优点至今仍非常有用，但相比之下，更有必要发展表面贴装技术，以及将工作电压由5V变为3.3V。第二代SRAM模块采用两片式方案——PowerCap模块(PCM)，即由直接焊接到印刷板的基座(包含SRAM)以及PowerCap(也就是锂电池)两部分组成。与DIP模块相比，这类器件具有两个主要优点：它们采用表面贴装，并且具有标准引脚配置。换句话说，无论多大容量的SRAM，其封装和引脚数是相同的。因此，设计人员可以加大系统存储容量，而无须担心需要改变PCB布局。电池更换起来也很容易。第三代也就是最新的SRAM模块，它不但解决了先前产品所存在的问题，同时增加了更多功能。这类新型SRAM是单片BGA模块，内置可充电锂电池。和PCM一样，采用这种封装形式的所有SRAM无论其容量大小，封装尺寸和引脚配置都是相同的。

单元面积和单元稳定性是SRAM设计的两个重要方面。单元面积在很大程度上决定了存储器芯片的尺寸；单元稳定性决定了存储器的数据可靠性，这里所述的稳定性包括读取稳定性和写入稳定性。SRAM的主流单元结构包含6个MOS晶体管，其构成可以是全CMOS平面结构，也可以是叠层式三维结构。请参考图1，图1是现有技术中六晶体管的SRAM的结构示意图，图中，所述SRAM由六个晶体管构成，所述六个晶体管中，包括四个NMOS管(N1、N2、N3、N4)和两个PMOS管(P1、P2)，其中第一PMOS管P1、第一NMOS管N1和第二PMOS管P2、第二NMOS管N2组成两个COMS倒相器，交叉耦合形成双稳态触发器；选通管第三NMOS管N3、第四NMOS管N4提供数据输入和输出的途径和控制；图中BL、为位线控制信号，WL为该单元的字线，在读取操作中，V1电压增加时，就可能会引起当前锁定状态的改变。而当CMOS技术进入超深亚微米之后，三维SRAM的稳定性变差，尤其是读取状态的稳定性变差，其主要原因是2个PMOS负载管是由非对准的背栅工艺技术制造的，当对存储器内的同一个区块所储存的资料进行多次读取时，例如十万至百万次间的读取次数，很有可能会发生所读取的资料是错误的，甚至此被多次读取区块内所存储的资料会发生异常或遗失，此类现象以本发明领域具有通常知识者惯称为“读取干扰”(read-disturb)，因此在不减小MOS管体积、保证MOS管性能稳定的前提下，如何减小静态随机存储器的存储单元的体积，成为各大厂商追求的目标。

发明内容

本发明要解决的技术问题是提供一种静态随机存储器，解决静态随机存储器的存储单元在性能稳定性不受影响的前提下减小体积的问题。

为了实现上述目的，本发明提出一种静态随机存储器，包括：第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，所述第一NMOS管和所述第一PMOS管、所述第二PMOS管分别相连，所述第二NMOS管和所述第一PMOS管、所述第二PMOS管分别相连，所述第一PMOS管和所述第二PMOS管亦相连。