[发明专利]半导体异质结构二极管

说明书

技术领域

本发明涉及半导体电子器件，具体地涉及基于半导体异质结的肖特基二极管。

背景技术

二极管被用于广泛的电子电路中。在高压开关应用的电路中使用的二极管理论上要求下面的特性。当反向偏置时(即，阴极处于比阳极更高的电压)，二极管应该能够耐受大电压，而同时允许尽可能少的电流通过。必须耐受的电压量取决于应用；例如，许多高功率开关应用要求二极管能够耐受至少600V或至少1200V的反向偏压，而没有大量电流通过。当电流正向流过二极管时(从阳极到阴极)，二极管两端的正向电压降V_on应该尽可能小，以最小化传导损耗，或者换句话说二极管导通电阻R_on应该尽可能小。最后，当二极管被反向偏置时在二极管中存储的电荷量应该尽可能小，以减少二极管两端的电压改变时电路中的瞬时电流，由此减小了开关损耗。

在二极管中，一般在上述各种特性之间存在平衡。例如，硅肖特基二极管一般可以显示出优良的开关速度和导通态性能，但是要遭受大反向漏电流，使其不适合高压应用。相反，高压Si PIN二极管可以耐受大反向偏置电压，具有低漏电流，但是一般显示出高导电和开关损耗。此外，PIN二极管中的反向恢复电流增加了晶体管在电路中损耗。

在图1和2中示出了典型的肖特基二极管的视图。图1示出了垂直二极管结构。层2和4由相同导电类型的半导体材料构成，其中层2是重掺杂的，而层4是轻掺杂的。金属层7与层4形成肖特基阳极接触，并且金属层8与层2形成欧姆阴极接触。增加有源器件面积和/或降低半导体层4的厚度，可减小正向操作电压V_on，但是会增加反向偏置泄漏。

图2a和2b示出了横向二极管结构，其中图2a是二极管结构的截面图，而图2b是二极管结构的平面图(顶视图)。层12和14由相同导电类型的半导体材料构成(即，它们都是n型或都是p型)，其中层12是重掺杂的，而层14是轻掺杂的。金属层17与层14形成肖特基接触，而金属层18与层2形成欧姆接触。当阳极和阴极的平面结构需要封装时，或当在绝缘衬底上外延生长半导体材料时，几何形状优选为垂直的。由于正向电流必须通过的区域19的附加横向电阻，横向几何形状的导通电阻R_on一般比垂直几何形状的导通电阻R_on大。另外，作为正向电流横向向外流过非零表面电阻的层12的结果，流过14的电流易于向台面的边缘聚集，由此进一步增加了导通电阻。

在标准的肖特基二极管中，当二极管被反向偏置时会产生肖特基势垒下降，导致增加的反向偏置电流。在图3a和3b的图中示意性示出了图1中二极管的肖特基势垒下降。图3a和3b是沿着图1中的虚线117的能带图，其中图3a对应于施加零偏置，即，阳极接触7和阴极接触8处于相同的电压，而图3b对应于反向偏置V_R，即阳极接触7处于比阴极接触8低的电压。结构中的电场与图3a和3b中的导通带E_C的斜率成正比。图3b中的肖特基势垒高度，(Φ_B)_R，比图3a中的势垒高度，(Φ_B)₀，低ΔΦ_B，其中ΔΦ_B随着在V_R增加时出现的金属-半导体结附近的最大电场的增加而增加。当该器件两端的反向电压增加时，肖特基势垒的这种下降会导致增加的反向偏置电流。

希望提供在保持低的导通电阻的同时可以实现高阻挡电压的二极管。对于工艺集成和降低成本，希望可以容易与其它电路部件如晶体管集成的二极管结构。另外，由于可以潜在地实现低的反向漏电流，所以希望肖特基势垒下降减缓的肖特基二极管。

发明内容

描述了具有低导通电阻、高击穿电压和低反向漏电流的半导体肖特基二极管。这里描述的器件能够二维电子气(2DEG)，以减小导通电阻和导电损耗，并且可以包括一个或多个下面的特征。二极管可以包括一个场极板或多个场极板，以增加击穿电压。二极管可以包括肖特基势垒，其在反向偏置操作期间不下降。二极管可以与半导体晶体管集成在同一衬底上。

在一方面，描述了一种二极管。该二极管包括第一Ⅲ-N材料层、第二Ⅲ-N材料层和两个端子。第二Ⅲ-N材料层位于第一Ⅲ-N材料层上，其中由于第一Ⅲ-N材料层和第二Ⅲ-N材料层之间的成分差异，2DEG沟道位于第一Ⅲ-N材料层中。第一端子是由与第二Ⅲ-N材料层形成的肖特基接触构成的阳极，并且第二端子是与2DEG沟道欧姆接触的单一阴极。