[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，其具备根据多个字线选择地址信号而被选择的字线驱动器，其中，

关于所述字线驱动器，置位电平是第1电压，复位电平是第2电压，只在字线的非选择时在内部形成锁存器，并使用所述锁存器来将所述字线的电压保持在所述复位电平。

2.根据权利要求1所述的半导体存储装置，其特征在于，

所述第2电压低于接地电压。

3.根据权利要求1所述的半导体存储装置，其特征在于，

所述第1电压高于作为位线的最大电压的第3电压。

4.根据权利要求1所述的半导体存储装置，其特征在于，

所述多个字线选择地址信号的一部分，成为在电源启动时的一定期间所有的字线被复位的逻辑。

5.根据权利要求1所述的半导体存储装置，其特征在于，

所述字线驱动器具有将所述字线下拉至所述第2电压的晶体管，

所述下拉晶体管的阈值电压高于构成所述字线驱动器的其他晶体管的阈值电压。

6.根据权利要求1所述的半导体存储装置，其特征在于，

所述字线驱动器具有将所述字线下拉至所述第2电压的晶体管，

所述下拉晶体管由相互串联连接的多个晶体管构成。

7.根据权利要求1所述的半导体存储装置，其特征在于，

所述字线驱动器具有第1及第2PMOS晶体管、和第1NMOS晶体管，

所述第1PMOS晶体管的漏极、第1NMOS晶体管的漏极、和所述第2PMOS晶体管的栅极连接于所述字线，

所述第1PMOS晶体管的栅极、所述第1NMOS晶体管的栅极、和所述第2PMOS晶体管的漏极公共地连接，

所述第1PMOS晶体管的源极连接于所述字线的置位电平的电压提供源，所述第2PMOS晶体管的源极连接于所述第1电压，所述第1NMOS晶体管的源极连接于所述第2电压。

8.根据权利要求7所述的半导体存储装置，其特征在于，

所述字线驱动器还具有第2NMOS晶体管，

对所述第2NMOS晶体管的栅极提供第1信号，对所述第2NMOS晶体管的源极提供第2信号，

所述第2NMOS晶体管的漏极连接于所述第2PMOS晶体管的漏极。

9.根据权利要求7所述的半导体存储装置，其特征在于，

所述字线驱动器还具有第3PMOS晶体管、和第3NMOS晶体管，

第3PMOS晶体管被插入所述第1PMOS晶体管的漏极和所述第2PMOS晶体管的栅极之间，

第3NMOS晶体管被插入所述第1NMOS晶体管的栅极和所述第2PMOS晶体管的漏极之间，

所述第3PMOS晶体管的栅极连接于接地电压，所述第3NMOS晶体管的栅极连接于所述第1电压。

10.根据权利要求9所述的半导体存储装置，其特征在于，

所述字线驱动器还具有第2NMOS晶体管，

对所述第2NMOS晶体管的栅极提供第1信号，对所述第2NMOS晶体管的源极提供第2信号，

所述第2NMOS晶体管的漏极连接于所述第2PMOS晶体管的漏极。

11.根据权利要求7所述的半导体存储装置，其特征在于，

还具备字线偏压控制电路，该字线偏压控制电路具有第4及第5PMOS晶体管，

所述第4PMOS晶体管的源极连接于所述第1电压，所述第5PMOS晶体管的源极连接于第4电压，

所述第4PMOS晶体管的漏极和所述第5PMOS晶体管的漏极连接于所述第1PMOS晶体管的源极。

12.根据权利要求11所述的半导体存储装置，其特征在于，

所述第4电压为低于所述第1电压，并且高于接地电压的电压。

13.根据权利要求12所述的半导体存储装置，其特征在于，

所述第4电压与所述第3电压相等。

14.根据权利要求11所述的半导体存储装置，其特征在于，

所述字线偏压控制电路还具有第4NMOS晶体管，

所述第4NMOS晶体管的源极连接于接地电压，

所述第4NMOS晶体管的漏极连接于所述第4及第5PMOS晶体管的漏极。