[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

封装衬底；

安装在上述封装衬底上的半导体芯片；

向上述半导体芯片提供第一电源电位的第一布线；

向上述半导体芯片提供低于上述第一电源电位的第二电源电位的第二布线，

上述半导体器件的特征在于，

还包括具有与上述第一电源电位和上述第二电源电位不同的第三电位的导电板，

并且，还包括第一元件和第二元件中的至少一个，其中，

上述第一元件设置在上述第一布线的路径上，用于调整上述第一布线和上述第二布线的阻抗；

上述第二元件设置在上述第二布线的路径上，用于调整上述第一布线和上述第二布线的阻抗。

2.根据权利要求1所述的半导体器件，其特征在于，

在上述第一布线与上述导电板之间的寄生电容的第一阻抗、上述第二布线与上述导电板之间的寄生电容的第二阻抗、将上述第一布线的寄生电感的阻抗和上述第一元件的阻抗合成后的第三阻抗、以及将上述第二布线的寄生电感的阻抗和上述第二元件的阻抗合成后的第四阻抗中，

调整上述第一元件和上述第二元件的阻抗，以使上述第一阻抗与上述第四阻抗之积在误差3％的范围内等于上述第二阻抗与上述第三阻抗之积。

3.一种半导体器件，包括：

封装衬底；

安装在上述封装衬底上的半导体芯片；

向上述半导体芯片提供第一电源电位的第一布线；以及

向上述半导体芯片提供低于上述第一电源电位的第二电源电位的第二布线，

上述半导体器件的特征在于，

还包括具有与上述第一电源电位和上述第二电源电位不同的第三电位的导电板，

并且，还包括第一元件和第二元件中的至少一个，其中，

上述第一元件设置在上述第一布线与上述导电板之间的路径上，用于调整上述第一布线和上述第二布线的阻抗；

上述第二元件设置在上述第二布线与上述导电板之间的路径上，用于调整上述第一布线和上述第二布线的阻抗。

4.根据权利要求3所述的半导体器件，其特征在于，

在将上述第一布线与上述导电板之间的寄生电容的阻抗和上述第一元件的阻抗合成后的第一阻抗、将上述第二布线与上述导电板之间的寄生电容的阻抗和上述第二元件的阻抗合成后的第二阻抗、上述第一布线的寄生电感的第三阻抗、以及上述第二布线的寄生电感的第四阻抗中，

调整上述第一元件和上述第二元件的阻抗，以使上述第一阻抗与上述第四阻抗之积在误差3％的范围内等于上述第二阻抗与上述第三阻抗之积。

5.一种半导体器件，包括：

封装衬底；

安装在上述封装衬底上的半导体芯片；

向上述半导体芯片提供第一电源电位的第一布线；

向上述半导体芯片提供低于上述第一电源电位的第二电源电位的第二布线，

上述半导体器件的特征在于，

还包括具有与上述第一电源电位和上述第二电源电位不同的第三电位的导电板，

并且，还包括第一元件、第二元件、第三元件以及第四元件中的至少一个，其中，

上述第一元件设置在上述第一布线的路径上，用于调整上述第一布线和上述第二布线的阻抗，

上述第二元件设置在上述第一布线与上述导电板之间的路径上，用于调整上述第一布线和上述第二布线的阻抗，

上述第三元件设置在上述第二布线的路径上，用于调整上述第一布线和上述第二布线的阻抗，

上述第四元件设置在上述第二布线与上述导电板之间的路径上，用于调整上述第一布线和上述第二布线的阻抗。

6.根据权利要求5所述的半导体器件，其特征在于，

在将上述第一布线与上述导电板之间的寄生电容的阻抗和上述第二元件的阻抗合成后的第一阻抗、将上述第二布线与上述导电板之间的寄生电容的阻抗和上述第四元件的阻抗合成后的第二阻抗、将上述第一布线的寄生电感的阻抗和上述第一元件的阻抗合成后的第三阻抗、以及将上述第二布线的寄生电感的阻抗和上述第三元件的阻抗合成后的第四阻抗中，

调整上述第一元件至第四元件的阻抗，以使上述第一阻抗与上述第四阻抗之积在误差3％的范围内等于上述第二阻抗与上述第三阻抗之积。

7.根据权利要求1～6中任意一项所述的半导体器件，其特征在于，

用于调整上述第一布线和上述第二布线的阻抗的元件由布线图案构成。