[发明专利]一种时钟分频方法及装置

说明书

技术领域

本发明涉及时钟分频技术，尤其涉及一种时钟分频方法及装置。

背景技术

在通信领域中实现时钟分频需要使用分频器，其中，分频器的原理是这样： 在每次累加到int(∑b)为整数时，分频器根据公式(1)将输出时钟周期To的分 频时间，多增加一个输入时钟周期Ti，会使输出时钟周期To的时钟周期变小。

∑To＝(∑a+int(∑b))*Ti+mod(∑b)*Ti    (1)

其中，mod为取余函数，int为取整函数，Ti表示输入时钟周期，To表示 输出时钟周期，a为分频处理后的整数部分，b为分频处理后的小数部分。

在实际应用中，一般将分频器分频的小数部分b独立出来作为整数来处理， 这种小数分频方法可以应用于网络通信，例如分组交换网络的电路仿真中，以 便在终端将源端的时钟恢复出来。

目前，小数分频的具体方法是：

先根据公式(2)中的当前分频系数Ki确定当前分频的整数部分ai、小数 部分bi，并由所确定的小数部分bi来确定对应的小数进位阈值ci。根据精度需 要，小数部分bi可以用8位，12位，16位，32位等的数值表示，例如小数部 分bi为一个16进制的数值，对应的小数进位阈值ci为3B9ACA00。

Ki=FiFo=ToTi=ai+bi---(2)]]>

再根据所确定的当前分频的整数部分ai、当前分频小数部分bi以及当前分 频的小数进位阈值ci的当前值，依据公式(2)由输入时钟频率Fi得到输出时 钟频率Fo，在终端恢复源端的时钟频率。

上述的时钟分频方法，是在假设分频系数Ki固定的基础上完成的，只能用 于分频系数固定的场合，且一般小数部分bi只支持1-2位的数值精度，分频精 度低，难以满足通信领域如分组网络的时钟恢复应用中分频精度要求高、小数 部分位数多、以及需要动态调整分频系数的要求。

发明内容

有鉴于此，本发明的主要目的在于提供一种时钟分频方法及装置，能提高 分频精度，满足需要动态调整分频系数的要求。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供了一种时钟分频方法，包括：

根据当前输入时钟频率和输出时钟频率，确定当前的分频系数，输出该分 频系数整数部分、小数部分以及得到该小数部分的小数进位阈值的数值；

对输入的时钟信号进行计数，并根据计数结果以及所述分频系数的整数部 分数值，输出计数的标识；

根据所述计数的标识，以所述分频系数的小数部分数值为累加值进行累加 计算，并根据累加计算结果以及所述小数进位阈值，输出累加的标识；

根据所述计数的标识以及所述累加的标识，控制输出时钟的电平；

所述方法具体为：对输入时钟信号进行计数，在计数结果与所述分频系数 的整数部分数值相等时，输出本次计数结束标识；在所述计数的标识是计数结 束标识时，以所述分频系数的小数部分数值为累加值进行累加计算，在累加计 算结果等于所述小数进位阈值时，输出累加结束标识；在所述累加的标识是累 加结束标识，则延迟一个时钟周期后再驱动输出时钟的电平为高。

所述方法还包括：在计数结果等于所述分频系数的整数部分数值一半的整 数位时，输出计数一半标识；在所述计数的标识是计数一半标识时，驱动输出 时钟的电平为低。

上述方案中，所述根据所述计数的标识以及所述累加的标识，控制输出时 钟的电平，包括：在所述计数的标识是计数结束标识且未输出累加结束标识时， 直接驱动输出时钟的电平为高。

本发明还提供了一种时钟分频装置，包括：