[发明专利]调整半导体器件阈值电压的方法

说明书

技术领域

本发明通常涉及半导体器件技术。更具体而言，涉及一种通过掺杂注入调整半导体器件阈值电压的方法。

背景技术

在半导体工艺中，金属氧化半导体(MOS)管的阈值电压Vt等于栅堆叠底部和源极在一起时形成沟道需要的栅极对源极的偏置电压。如果栅极对源极偏置电压小于阈值电压，就没有沟道。一个特定的晶体管的阈值电压和很多因素有关，包括栅堆叠底部的掺杂，电介质的厚度，栅极材质和电介质中的过剩电荷等等。

栅堆叠底部的掺杂是决定阈值电压的主要因素，MOS管的底部掺杂能通过在栅堆叠表面下的稍微的离子注入来调整。这种离子注入被叫做阈值调整注入，或Vt调整注入。

目前传统的Vt调整注入方法例如可以通过掺杂注入完成的，即通过在栅堆叠下面的衬底中形成合适的掺杂区，从而实现对半导体阈值电压的调整。但是现有掺杂注入的方式，在衬底中形成掺杂区通常会将掺杂剂不当地引入源极区和漏极区，掺杂区分布与源/漏极区的掺杂重叠，引起金属氧化半导体场效应晶体管(MOSFET)器件中的带-带泄漏电流和源-漏结电容增加，从而导致器件性能的下降。

因此，为了在调整半导体器件阈值电压的同时提供高性能半导体器件，需要一种半导体器件阈值电压的调整方法及其器件以避免在衬底中形成掺杂区区时对源漏区域引入不当掺杂。

发明内容

为了解决上述技术问题，本发明提出了一种调整半导体器件阈值电压的方法，从而提供能够根据需要在调整半导体器件阈值电压的同时能够提供高性能的半导体器件。

根据本发明的一个方面，本发明实施例的调整半导体器件阈值电压的方法，所述方法包括：a)在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和漏极区之间的栅堆叠、在所述栅堆叠侧壁形成的侧墙以及覆盖所述源极区和漏极区的内层介电层，所述栅堆叠包括伪栅极介质层和伪栅极；b)去除所述伪栅极，暴露所述伪栅极介质层以形成开口；c)从所述开口对衬底进行离子注入，以形成用于调整半导体器件的阈值电压的掺杂区，所述掺杂区的形成深度小于10纳米；d)去除所述伪栅极介质层；e)进行热退火，以激活所述掺杂区的掺杂；以及f)在所述开口中沉积栅极介质层和金属栅极，所述栅极介质层覆盖所述侧墙的内壁。

对于N型半导体器件，使用P型掺杂剂进行离子注入以提高器件的阈值电压；使用N型掺杂剂进行离子注入以降低器件的阈值电压。对于P型半导体器件，使用N型掺杂剂进行离子注入以提高器件的阈值电压；使用P型掺杂剂进行离子注入以降低器件的阈值电压。所述N型掺杂剂包括V族元素；所述P型掺杂剂包括III族元素。所述离子注入剂量为5e11-5e12。

根据本发明进一步的实施例，所述掺杂区不与所述源极区和漏极区重叠。

根据本发明的另一个方面，本发明实施例的调整半导体器件阈值电压的方法包括以下步骤：a)在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和漏极区之间的栅堆叠、在所述栅堆叠侧壁形成的侧墙以及覆盖所述源极区和漏极区的内层介电层，所述栅堆叠包括伪栅极；b)去除所述伪栅极，暴露所述衬底以形成开口；c)从所述开口对衬底进行离子注入，以形成用于调整半导体器件的阈值电压的掺杂区，所述掺杂区的形成深度小于10纳米；d)进行热退火，以激活所述掺杂区的掺杂；以及e)在所述开口中沉积金属栅极，所述金属栅极覆盖所述侧墙的内壁。

根据本发明进一步的实施例，所述掺杂区不与所述源极区和漏极区重叠。

本发明利用去除伪栅极形成的开口进行掺杂离子注入，能够避免将掺杂区区的掺杂剂不当地引入源极区和漏极区，进而使得掺杂区形成在伪栅极正下方的衬底中，并使得掺杂区的分布不与源/漏极区的掺杂重叠。这样，在本发明通过上述掺杂注入的方式对半导体器件阈值电压调整时，可以减少因引入掺杂区对MOSFET器件中带-带泄漏电流和源-漏结电容的增加，提高器件的性能。因此，本发明在调整半导体器件阈值电压的同时，能够提供高性能的半导体器件。

附图说明

图1示出了根据本发明的第一实施例的半导体器件的制造方法的流程图；

图2-10示出了根据本发明的第一实施例的半导体器件各个制造阶段的示意图；

图11示出了根据本发明的第二实施例的半导体器件的制造方法的流程图。

图12-13示出了根据本发明的第二实施例的半导体器件各个制造阶段的示意图；

具体实施方式