[发明专利]一种实现源漏和栅分开硅化的方法

说明书

技术领域

本发明涉及微电子超深亚微米互补金属氧化物半导体器件(CMOS)技术和极大规模集成技术领域，尤其涉及一种用于纳米尺度互补金属氧化物半导体器件以及电路的金属栅电极的制备方法，详细地是涉及一种实现源漏和栅分开硅化的方法。

背景技术

自从第一个晶体管发明以来，经过半个多世纪的飞速发展，晶体管的横向和纵向尺寸都迅速缩小。根据国际半导体技术发展蓝图(ITRS)的预测，到2018年晶体管的特征尺寸将达到7nm。尺寸的持续缩小使晶体管的性能(速度)和集成度不断提高，集成电路的功能越来越强，同时降低了单位功能成本。

在集成电路的发展中，多晶硅作为栅电极已有四十多年的历史，但是当传统的多晶硅栅晶体管尺寸缩小到一定程度后，将出现多晶硅耗尽效应和P型场效应晶体管硼穿透效应以及过高的栅电阻，这将阻碍晶体管性能的提升，成为进一步提高互补金属氧化物半导体(CMOS)器件性能的瓶颈。

为了解决这些问题，研究人员进行了大量的研究工作以寻找合适的替代技术。而金属栅被认为是最有希望的替代技术。用金属作栅电极，可以从根本上消除多晶硅栅耗尽效应和P型场效应晶体管的硼(B)穿透效应，同时获得非常低的栅极薄层电阻。而且金属栅则能很好的与高介电常数栅介质兼容，有效地克服费米钉扎效应。因此金属栅制备技术和方法成为非常重要的研究内容。

在各类金属栅制备方法中，全硅化金属栅技术是一种比较简单的制备方法，并与CMOS工艺具有很好的兼容性。由于全硅化金属栅要求栅全部硅化，与源漏硅化物工艺的要求相矛盾，因此需要将栅和源漏分开形成硅化物。国际上一般都采用化学机械抛光(CMP)技术来实现源漏和栅的分开硅化，然而CMP技术存在工艺复杂、成本高，以及CMP后栅电极的高度受图形的密度和尺寸的影响等问题。因此采用非CMP技术来实现源漏和栅的分开硅化成为研究热点。

发明内容

本发明的目的在于提供一种实现源漏和栅分开硅化的方法，以达到简单、方便的实现源漏和栅分开硅化的目的。

为实现上述目的，本发明提供的实现源漏和栅分开硅化的方法，主要步骤包括：

1)局部氧化隔离或浅槽隔离，栅氧化并沉积多晶硅；

2)淀积二氧化硅硬掩膜；

3)光刻、刻蚀形成多晶硅栅电极；

4)淀积二氧化硅并刻蚀形成侧墙；

5)源漏杂质注入并激活，

6)形成源漏硅化物；

7)淀积源漏保护介质层；

8)旋涂光刻胶，回刻光刻胶至栅顶部介质层露头，刻蚀栅顶部介质层和硬掩膜，去除光刻胶；

9)淀积金属镍Ni，退火硅化，使金属镍和多晶硅完全反应形成全硅化物金属栅；

10)选择去除未反应的金属镍Ni；

上述步骤1局部氧化隔离或浅槽隔离的步骤中，氧化温度为1000℃，隔离层厚度为3000至所述栅氧化并沉积多晶硅的步骤中，栅氧化的厚度为15至沉积多晶硅采用化学气相淀积LPCVD方法，沉积的多晶硅的厚度为800至

上述步骤2淀积二氧化硅硬掩膜步骤中，淀积二氧化硅采用化学气相淀积LPCVD方法，淀积的二氧化硅厚度为700至

上述步骤3在光刻、刻蚀形成多晶硅栅电极的步骤中，包括：采用厚度为1.5微米的9918胶作为掩模进行光刻，采用反应离子刻蚀二氧化硅和多晶硅，将场区内多晶硅刻蚀干净，形成多晶硅栅电极。

上述步骤4淀积二氧化硅并刻蚀形成侧墙的步骤中，淀积二氧化硅采用化学气相淀积LPCVD方法，淀积的二氧化硅厚度为500至然后采用反应离子刻蚀二氧化硅，将有源区上的二氧化硅刻干净，在栅电极两侧形成二氧化硅侧墙。

上述步骤5源漏杂质注入并激活步骤中，P型场效应晶体管注入的杂质为P型杂质BF₂，N型场效应晶体管注入的杂质为N型杂质As；对于P型杂质BF₂，注入条件为：注入能量15至30Kev，注入剂量为1×10¹⁵至5×10¹⁵cm^-2；对于N型杂质As，注入条件为：注入能量30至60Kev，注入剂量为1×10¹⁵至5×10¹⁵cm^-2；杂质激活的条件为：温度950至1020℃，时间2至20秒。

上述步骤6形成源漏硅化物步骤中，淀积金属镍Ni的厚度为50至退火条件为：温度400至550℃，时间30至60秒。