[发明专利]一种实现源漏和栅分开硅化的方法无效
申请号: | 200910241538.0 | 申请日: | 2009-11-25 |
公开(公告)号: | CN102074468A | 公开(公告)日: | 2011-05-25 |
发明(设计)人: | 周华杰;徐秋霞 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周长兴 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 实现 分开 方法 | ||
1.一种实现源漏和栅分开硅化的方法,主要步骤包括:
1)局部氧化隔离或浅槽隔离,栅氧化并沉积多晶硅;
2)淀积二氧化硅硬掩膜;
3)光刻、刻蚀形成多晶硅栅电极;
4)淀积二氧化硅并刻蚀形成侧墙;
5)源漏杂质注入并激活,
6)形成源漏硅化物;
7)淀积源漏保护介质层;
8)旋涂光刻胶,回刻光刻胶至栅顶部介质层露头,刻蚀栅顶部介质层和硬掩膜,去除光刻胶;
9)淀积金属镍Ni,退火硅化,使金属镍和多晶硅完全反应形成全硅化物金属栅;
10)选择去除未反应的金属镍Ni。
2.根据权利要求1所述的实现源漏和栅分开硅化的方法,其中,步骤1局部氧化隔离或浅槽隔离中,氧化温度为1000℃,隔离层厚度为3000至
所述栅氧化并沉积多晶硅中,栅氧化的厚度为15至沉积多晶硅采用化学气相淀积法,沉积的多晶硅的厚度为800至
3.根据权利要求1所述的实现源漏和栅分开硅化的方法,其中,步骤2淀积二氧化硅硬掩膜中,淀积二氧化硅采用化学气相淀积方法,淀积的TEOS厚度为700至
4.根据权利要求1所述的实现源漏和栅分开硅化的方法,其中,步骤3中的光刻、刻蚀形成多晶硅栅电极包括:
采用厚度为1.5微米的9918胶作为掩模进行光刻,采用反应离子刻蚀二氧化硅和多晶硅,将场区内多晶硅刻蚀干净,形成多晶硅栅电极。
5.根据权利要求1所述的实现源漏和栅分开硅化的方法,其中,步骤4淀积二氧化硅并刻蚀形成侧墙中,淀积二氧化硅是采用化学气相淀积方法,淀积的二氧化硅厚度为500至然后采用反应离子刻蚀二氧化硅,将有源区上的二氧化硅刻干净,在栅电极两侧形成二氧化硅侧墙。
6.根据权利要求1所述的实现源漏和栅分开硅化的方法,其中,步骤5源漏杂质注入并激活中,注入的杂质对P型场效应晶体管为P型杂质BF2,对N型场效应晶体管为N型杂质As;
对于P型杂质BF2,注入条件为:注入能量15至30Kev,注入剂量为1×1015至5×1015cm-2;
对于N型杂质As,注入条件为:注入能量30至60Kev,注入剂量为1×1015至5×1015cm-2;
杂质激活的条件为:温度950至1020℃,时间2至20秒。
7.根据权利要求1所述的实现源漏和栅分开硅化的方法,其中,步骤6形成源漏硅化物中,淀积金属镍Ni的厚度为50至退火条件为:温度400至550℃,时间30至60秒。
8.根据权利要求1所述的实现源漏和栅分开硅化的方法,其中,步骤7淀积源漏保护介质层中,淀积的源漏保护介质层为低温淀积二氧化硅,淀积低温淀积二氧化硅采用化学气相淀积方法,淀积的低温淀积二氧化硅厚度为500至
9.根据权利要求1所述的实现源漏和栅分开硅化的方法,其中,步骤8旋涂光刻胶中,旋涂的光刻胶为稀释后的9912光刻胶,光刻胶厚度为5000-左右;
回刻光刻胶至栅顶部介质层露头步骤中,采用反应离子刻蚀光刻胶至栅电极顶部的介质层充分露出,并保证在源漏区域上仍然留有足够的光刻胶保护源漏;
刻蚀栅顶部介质层和硬掩膜步骤中,采用反应离子刻蚀介质层和硬掩膜至多晶硅栅电极顶部充分露出,并保证在源漏区域上仍然留有足够的光刻胶保护源漏;
去除光刻胶的步骤中,采用去胶3#腐蚀液清洗15分钟,清洗3#腐蚀液清洗10分钟,1#腐蚀液清洗5分钟;该3#腐蚀液是体积比为3-5∶1的H2SO4与H2O2溶液;该1#腐蚀液是体积比为0.7-1∶1∶5的NH4OH+H2O2+H2O溶液;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910241538.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:自对准式TFT有源矩阵的制造方法
- 下一篇:互感器大电流无凸台一次导体
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造