[发明专利]制作半导体器件的方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及自对准硅化物工艺。

背景技术

早期的金属氧化物半导体(MOS)元件是由金属栅极层、氧化硅栅介电层与半导体硅衬底所组成的。但是，因为大多数的金属对于氧化硅的附着力不佳，所以现在的栅极层大多以多晶硅来制作。然而使用多晶硅却衍生出其他的问题，例如元件效能因多晶硅的阻值太高而变差。所以，目前所采用的方式是在元件形成之后进行硅化工艺，以在栅极层与源极/漏极区上形成一层金属硅化物，从而降低元件的阻值。

另一方面，在晶片上通常可区分为主元件区与周边电路区，其中位于主元件区中的元件例如包括存储器单元、静电放电保护电路等。由于位于主元件区中的元件相较于周边电路区中的元件需要较高的阻值。因此，在进行上述的硅化工艺时，需要一层阻挡层将不需要形成金属硅化物的部分覆盖起来。特别是，由于阻挡层所覆盖的区域不需要再额外覆盖其他的掩模层即可避免硅化反应的发生，因此阻挡层又称为自对准硅化物阻挡层，形成这种阻挡层的工艺被称为自对准硅化物(Self Alignment Silicide)工艺。自对准硅化物工艺是半导体制造中常用的一种制作自对准硅化物阻挡层的工艺，它能够在源极、漏极以及栅极的表面产生低阻抗的硅化物，从而大幅度减少这些区域的寄生阻抗。

传统的利用自对准硅化物工艺制造半导体器件100的方法如图1A至图1G所示。如图1A所示，提供一衬底101，材料可以选择为单晶硅衬底。在衬底101上沉积一层栅极氧化层102，可以选择为利用氧化工艺在氧蒸气环境中温度约在800～1000摄氏度下形成栅极氧化层102。然后在栅极氧化层102上以化学气相沉积(CVD)法沉积一层多晶硅层以形成栅电极103。接着，以栅电极103作为掩模，进行轻掺杂漏工艺以在栅极103的两侧注入形成轻掺杂漏(LDD)区107，如图1B所示，在栅极氧化层102、栅电极103的侧壁上以及衬底101上面以CVD方法沉积间隙壁绝缘层104A以及104B。然后，如图1C所示，在间隙壁绝缘层104A以及104B的侧壁上形成间隙壁105A以及105B。接着实施离子注入工艺形成具有轻掺杂漏(LDD)结构的源极和漏极107A与107B，注入的杂质可以选择为氟化硼。接下来，如图1D所示，在间隙壁105A、105B以及栅电极103上面以CVD方法沉积一层自对准硅化物阻挡层106，材料一般选择为富硅氧化物(Silicon-Rich-Oxide，SRO)，厚度为350埃。接着施以快速热退火工艺。接着，如图1E所示，在自对准硅化物阻挡层106上涂敷一层具有图案的光刻胶(未示出)，进行光刻，形成具有图案的自对准硅化物阻挡层106A，以留出将来要形成金属层的位置。然后，如图1F所示，在具有图案的自对准硅化物阻挡层106A上预留的位置形成金属层108，材料可以选择为钨、钛或是其他合适的材料，形成方式例如是化学气相沉积(CVD)、物理气相沉积(PVD)等。接着进行干刻蚀工艺，可以是等离子刻蚀，将自对准硅化物阻挡层106A的厚度减薄，形成较薄的自对准硅化物阻挡层106B。然后，如图1G所示，进行湿法刻蚀工艺，例如选用以H₂SO₄溶液和H₂O₂溶液按比例配成的SPM溶液与氢氟酸混合的溶液浸泡晶片，从而将剩余部分的自对准硅化物阻挡层106B全部移除。

然而已经发现，在传统的利用自对准硅化物工艺制造半导体器件的方法中，会以SRO形成自对准硅化物阻挡层后进行的快速热退火工艺之后，SRO层出现所谓的“气泡”缺陷。图2A是半导体器件表面的扫描电子显微镜(SEM)照片，图中圈出了形成的气泡缺陷。图2B的半导体器件的扫描电子显微镜(SEM)照片剖面图所示，气泡200存在于SRO层201中。这种“气泡”缺陷产生的原因是由于在离子注入形成源漏区时，一部分氟残留在源漏区中，在后面进行的热退火过程中，由于对晶片进行加热，因此这些氟会以气体的形式从源漏区中逃逸出来，进入到SRO层中并形成气泡。