[发明专利]闪存系统及其逻辑状态读取方法和编程方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及闪存系统及其逻辑状态读取方法和编程方法。

背景技术

业内已经提出或者使用各种存储器器件。例如：可擦可编程只读存储器(“EPROM”)器件。EPROM器件既可读又可擦、即可编程。具体而言，使用具有二进制状态的浮动栅极场效应晶体管来实施EPROM。也就是说，通过在浮动栅极上存在或者不存在电荷来表示二进制状态。一般来说，即使在正常高信号施加到EPROM晶体管的栅极时电荷仍然足以防止导通。

在传统的EPROM中，通常是通过曝光于紫外线对EPROM进行电编程和擦除。这些EPROM通常称为紫外线可擦可编程只读存储器(“UVEPROM”)。所述紫外线可擦可编程只读存储器可以通过在向UVEPROM晶体管的栅极施加正电势时在UVEPROM晶体管的漏极与源极之间运行高电流来对UVEPROM进行编程。栅极上的正电势从漏极到源极的电流吸引高能电子(即热电子)，其中电子跳跃或者注入到浮动栅极中并且变为在浮动栅极上被俘获。

近年来，另一形式的EPROM是一种电可擦可编程只读存储器(“EEPROM”或者“E2 PROM”)。所述电可擦可编程只读存储器借助称为福勒-诺德海姆隧道效应的现象对EEPROM进行电编程和擦除。又一形式的EPROM是使用热电子来编程并且使用福勒-诺德海姆隧道效应现象来擦除的“快速EPROM”。快速EPROM可以在“快速”或者批量模式中被擦除，并且通常被称为“闪存单元”或者“闪存器件”，其中在该“快速”或者批量模式中可以使用福勒-诺德海姆隧道效应来同时擦除阵列中的所有单元或者阵列的一部分。

半导体业还提出和使用各种类型的闪存单元。例如，分裂栅极型结构包括浮动栅极和具有分裂型结构的控制栅极。比如Silicon Storage Technology公司这样的公司已经使用这样的分裂栅极结构。

遗憾的是，现有的闪存单元结构存在某些限制。例如，某些闪存单元结构可能难以突破某个临界尺度如0.25微米和更低的尺度；或者某些闪存单元可靠性和性能低下。

发明内容

本发明解决的问题是避免低尺度的闪存单元结构可靠性差。

为解决上述问题，本发明提供一种闪存系统，包括：第一闪存单元，所述第一闪存单元包括：第一控制栅极，所述第一控制栅极连接到第一字线；第一浮动栅极；第一氧化物层，将所述第一控制栅极与所述第一浮动栅极分离；第一源极区域；以及第一漏极区域，所述第一漏极区域连接到第一位线；第二闪存单元，所述第二闪存单元包括：第二控制栅极，所述第二控制栅极连接到第二字线，所述第二字线与所述第一字线相同；第二浮动栅极；第二氧化物层，将所述第二控制栅极与所述第二浮动栅极分离；第二源极区域；以及第二漏极区域，所述第二漏极区域连接到第二位线；比较器，连接到所述第一位线和所述第二位线并且配置成：经过所述第一位线从所述第一闪存单元接收第一输入信号；经过所述第二位线从所述第二闪存单元接收第二输入信号；处理与所述第一输入信号和所述第二输入信号关联的信息；并且至少基于与所述第一输入信号和所述第二输入信号有关的信息来确定与所述第一闪存单元和所述第二闪存单元关联的逻辑状态。

优选的，所述比较器配置成处理与所述第一输入信号和所述第二输入信号关联的信息包括比较所述第一输入信号和所述第二输入信号。

优选的，所述比较器配置成至少基于与所述第一输入信号和所述第二输入信号有关的信息来确定与所述第一闪存单元和所述第二闪存单元关联的逻辑状态包括：

如果所述第一输入信号的量值高于所述第一输入信号，则确定所述逻辑状态为第一状态；

如果所述第二输入信号的量值高于所述第一输入信号，则确定所述逻辑状态为第二状态。

优选的，所述第一输入信号和所述第二输入信号中的每个输入信号在电流域内。

优选的，所述第一输入信号和所述第二输入信号中的每个输入信号在电压域内。

优选的，所述第一状态由逻辑“1”代表。

优选的，所述第二状态由逻辑“0”代表。

优选的，所述第一闪存单元和所述第二闪存单元互补。

优选的，所述逻辑状态通过对所述第一闪存单元进行编程和擦除所述第二闪存单元而存储于闪存系统内。

优选的，所述输入信号依赖于所述闪存单元的阈值电压。

优选的，所述第一与第二闪存单元之间的阈值电压差少于或者等于100mV。

优选的，用于所述闪存系统的读取电压窗口少于或者等于100mV。