[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法以及闪存器件及其驱动方法。

背景技术

随着信息处理技术的发展而开发了高度集成的闪存器件。特别是开发了具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的闪存器件。

这种闪存器件可包括选择晶体管，用于防止过擦除。但是，因为闪存器件还包括选择晶体管，所以难以实现高度集成。

发明内容

提供一种半导体器件的制造方法，能减少半导体器件之间的偏差。此外，本发明的实施例提供一种能被高度集成的闪存器件和驱动所述闪存器件的方法。

根据一个实施例的一种半导体器件的制造方法，包括：在半导体衬底上形成氮化物膜；在所述氮化物膜上形成牺牲垂直结构；在所述牺牲垂直结构的侧面上形成牺牲间隔物；使用所述牺牲垂直结构和所述牺牲间隔物作为蚀刻掩膜，对所述氮化物膜进行初始图案化；从被初始图案化的所述氮化物膜去除所述牺牲间隔物，并在所述牺牲垂直结构的侧面上形成栅电极；以及从所述栅电极之间去除所述牺牲垂直结构，并用所述栅电极作为蚀刻掩膜对所述氮化物膜进行第二次图案化。

根据一个实施例的一种闪存器件，包括：捕获单元，布置在半导体衬底上，用于捕获电荷；隧道区域，包括第一隧道区域和第二隧道区域，所述第一隧道区域对应于所述捕获单元，所述第二隧道区域与所述第一隧道区域相邻；源区和漏区，通过在所述源区和所述漏区之间的所述隧道区域间隔开；以及栅电极，布置在所述隧道区域的第一隧道区域和第二隧道区域上。

根据一个实施例的一种驱动闪存器件的方法，包括：通过向所述电荷捕获单元射入热电子，对存储元件进行编程；以及通过向所述电荷捕获单元射入热空穴，对所述存储元件进行擦除。

根据实施例的闪存器件包括第一隧道区域、第二隧道区域以及单个栅电极，所述栅电极布置在第一隧道区域和第二隧道区域上。

因此，根据实施例的闪存器件的结构是，存储元件连接至选择晶体管。因此，闪存器件能减少过擦除现象。

此外，根据实施例的闪存器件使用一个栅电极来实现驱动接选择晶体管和存储元件，并且改善集成度。

此外，根据实施例的闪存器件通过向电荷捕获单元射入热电子和热空穴对存储元件进行编程和擦除。因此，能以NOR形式驱动根据实施例的闪存器件，因此可高度集成。

此外，根据实施例的半导体器件的制造方法用牺牲垂直结构和牺牲间隔物对氮化物膜进行图案化。通过回蚀工艺形成牺牲间隔物，因此能以相同的尺寸形成牺牲间隔物，牺牲间隔物彼此对称。

根据实施例，使用牺牲间隔物作为掩膜对氮化物膜进行图案化，因此在后续的图案化工艺中能将氮化物膜分成宽度相同的两个部分。

因此，可以根据图案化后的氮化物膜的两个部分形成两个半导体器件。同时，减少了两个半导体器件之间的偏差。

通过利用对称的牺牲间隔物，根据实施例的半导体器件的制造方法减少了器件之间的偏差。

此外，两个器件中的每一个都包括第一隧道区域和第二隧道区域，上面有对应的栅电极。

因此，两个器件中的每一个都具有存储元件与选择晶体管连接的结构。从而，闪存器件能够减少过擦除。

此外，闪存器件能够使用一个栅电极来驱动选择晶体管组件和存储元件组件，以改善集成度。

附图说明

图1至图7是剖视图，示出制造根据实施例的具有SONOS结构的闪存器件的方法的过程。

图8是示意图，示出根据实施例的具有SONOS结构的闪存器件。

图9是根据实施例的闪存器件的电路图。

具体实施方式

当使用术语“上”或“上方”，如果涉及层、区域、图案或者结构，可理解为层、区域、图案或结构直接在另一层或结构上面并且与另一层或结构相接触，或者有居间的层、区域、图案或结构。当使用术语“以下”或“下方”时，如果涉及层、区域、图案或者结构，可理解为层、区域、图案或结构直接在另一层或结构下方并且与另一层或结构相接触，或者有居间的层、区域、图案或结构。此外，基于附图来描述在每一层的上或下方。为了说明的方便和清楚起见，附图中，每一层的厚度或尺寸可以放大、忽略或者示意性地示出。此外，附图中每个部件的尺寸不完全反映其实际尺寸。

图1至图7是剖视图，示出制造根据实施例的具有SONOS结构的闪存器件的方法的工艺。

参照图1，在半导体衬底100上形成器件隔离层110，由器件隔离层110之间的区域限定激活区域(activation region)。之后将低浓度n型杂质注入激活区域，从而形成n型阱120。