[发明专利]被处理体的蚀刻方法

说明书

本案是申请日为2002年6月10日、申请号为02816292.7(国际申 请号为PCT/JP02/05748的、发明名称为“被处理体的蚀刻方法”的专 利申请的分案申请。

技术领域

本发明涉及一种蚀刻方法，其将具有SiC部分或SiN部分的被处 理体，例如将具有作为屏蔽层的SiC膜或者SiN膜和在其上形成的层 间绝缘膜的半导体晶片收容到处理容器中，利用蚀刻气体的等离子体 来蚀刻被处理体的SiC部分或者SiN部分。

背景技术

在半导体元件的布线工序中，在布线层间形成层间绝缘膜，为了 导通布线层蚀刻层间绝缘膜。这种情况下，在层间绝缘膜层之下形成 作为屏蔽层的SiC膜或SiN膜。然后，为了形成布线图案，在层间绝 缘膜上连续蚀刻SiC膜或SiN膜的情况下，将层间绝缘膜作为掩膜来 蚀刻它们。

另一方面，作为半导体元件，由于有高速化的要求，使用低介电 常数的材料作为层间绝缘膜。作为这种低介电常数材料，知道有机硅 系列物质。

但是，作为蚀刻SiC膜的技术，在特开昭57-124438号公报中公开 了使用CF₄和O₂的技术，在特开昭62-216335号公报中公开了使用CF₄、 CHF₃和O₂的技术，在特开平4-293234号公报中公开了使用CHF₃和 Ar的技术，但是这些技术中，无论哪个蚀刻速率都必须在10nm/min 左右。另外，在这些技术中，在将有机Si类低介电常数膜作为掩膜来 蚀刻SiC膜的情况下，具有蚀刻速率低，而且对上层有机Si类低介电 常数膜选择比不充分的问题。

另外，没有出现对SiN膜也维持足够的蚀刻速率，且对有机Si类 低介电常数膜有高的蚀刻选择比的蚀刻技术。

发明内容

本发明是鉴于上述问题做出的，其目的是提供一种蚀刻方法，其 能够以足够的蚀刻速率来蚀刻被处理体的SiC部分。另外，其目的是 提供一种蚀刻方法，其能够在将有机Si类低介电常数膜作为掩膜来蚀 刻被处理体的SiC部分的情况下，提高蚀刻速率和对有机Si类低介电 常数膜的蚀刻选择比来进行蚀刻。此外，其目的是提供一种蚀刻方法， 其能够在将有机Si类低介电常数膜作为掩膜来蚀刻被处理体的SiN部 分的情况下，提高蚀刻速率和对有机Si类低介电常数膜的蚀刻选择比 来进行蚀刻。

本发明提供一种被处理体的蚀刻方法，包括：将包含SiC部分的 被处理体收容到处理容器中的步骤；和向处理容器中提供蚀刻气体， 同时将蚀刻气体等离子体化，通过该等离子体化的蚀刻气体来蚀刻被 处理体的SiC部分的步骤，其特征在于：提供给处理容器中的蚀刻气 体包含CH₂F₂。

本发明提供一种被处理体的蚀刻方法，包括：将包含SiC部分的 被处理体收容到处理容器中的步骤；和向处理容器中提供蚀刻气体， 同时将蚀刻气体等离子体化，通过该等离子体化的蚀刻气体来蚀刻被 处理体的SiC部分的步骤，其特征在于：提供给处理容器中的蚀刻气 体包含CH₃F。

本发明提供一种被处理体的蚀刻方法，包括：将包含SiN部分的 被处理体收容到处理容器中的步骤；和向处理容器中提供蚀刻气体， 同时将蚀刻气体等离子体化，通过该等离子体化的蚀刻气体来蚀刻被 处理体的SiN部分的步骤，其特征在于：提供给处理容器中的蚀刻气 体包含CH₂F₂和O₂。

附图说明

图1是表示用于实施本发明的蚀刻方法的干蚀刻装置的一个例子 的概略截面图。

图2是表示在布线层上形成SiC膜，此外，在其上形成有机Si类 低介电常数膜的构造体，以及对该构造体在有机Si类低介电常数膜连 续蚀刻SiC膜的状态的截面图。

图3是表示在布线层上形成SiN膜，此外，在其上形成有机Si类 低介电常数膜的构造体，以及对该构造体在有机Si类低介电常数膜连 续蚀刻SiN膜的状态的截面图。

图4是SiN膜的蚀刻中，Ar量和气体压力，与SiN膜的蚀刻速率 和SiN膜的对有机Si类低介电常数膜的蚀刻选择比的关系的图。