[发明专利]具有电磁屏蔽源极板的非易失性存储器件及其形成方法

说明书

相关申请的交叉引用

本申请要求于2008年6月3日提交的韩国专利申请No.10-2008-0052251的优先权，通过引用而将其内容合并于此。

技术领域

本发明涉及集成电路器件及其形成方法，更特别地，涉及集成电路存储器件及其形成方法。

背景技术

NAND闪速存储器件的单元串包括分别将源极区相互连接的公共源极线、连接到漏极区的位线线路、以及将源极区串联地连接到漏极区的存储器单元晶体管。

一种制造NAND闪速存储器件的方法包括在半导体衬底上形成存储器单元晶体管并形成层间电介质以覆盖所得到的结构。通过构图层间电介质形成沟槽以暴露源极区的半导体衬底。通过形成公共源极线路来填充该沟槽以将源极区相互连接。形成位线栓塞以穿透层间电介质。将位线形成为每个均连接到漏极区。

发明内容

根据本发明实施例的非易失性存储器件包括包含多串(例如NAND型串)非易失性存储器单元的存储器阵列，所述多串非易失性存储器单元位于衬底中的并排位置处。所述多串非易失性存储器单元包括一排串选择晶体管、多排非易失性存储器单元和一排接地选择晶体管。例如，所述非易失性存储器单元可以是电荷捕获型单元或浮栅单元。设置有多个位线，其分别电气地耦合到所述多串非易失性存储器单元之一。另外，为了提供位线与存储器单元之间的电隔离，在位线和与非易失性存储器单元串相关的多个字线之间设置源极板。电气地耦合到所述一排接地选择晶体管内的源极区的源极板在与所述多串非易失性存储器单元中的每一个相关的多个字线上二维延伸。特别地，所述源极板可以作为非间断的金属层横跨多排所述多串非易失性存储器单元而延伸。还可以通过源极线栓塞而将源极板电气地耦合到与所述多个位线共面的源极线。

根据本发明的其它实施例，通过位线栓塞而将串选择晶体管的每个漏极区电气地耦合到相应的位线。另外，可以设置包围多个位线栓塞中的每一个的扩散阻挡层，该扩散阻挡层与源极板共面。在本发明的某些实施例中，所述扩散阻挡层可以由电绝缘材料形成，该电绝缘材料选自由氮化硅和氮氧化硅组成的组。

根据本发明的其它实施例，提供了一种其中具有非易失性存储器阵列的集成电路存储器件。该非易失性存储器阵列包括多个NAND型串的非易失性存储器单元，每个串都包括接地选择晶体管、多个非易失性存储器单元和串选择晶体管。设置源极板，在所述多个NAND型串的非易失性存储器单元上延伸。所述源极板电气地耦合到每个接地选择晶体管的源极端子。多个位线在源极板上延伸。所述多个位线电气地耦合到每个串选择晶体管的漏极端子。这些存储器件还包括在源极板与多个NAND型串的非易失性存储器单元之间延伸的第一材料的第一层间绝缘层。还可以在第一层间绝缘层上设置第二材料的电绝缘扩散阻挡层。形成该扩散阻挡层以使得电气地耦合到所述多个位线的多个位线栓塞延伸穿过电绝缘扩散阻挡层。形成所述扩散阻挡层以使得其上表面与源极板的上表面共面。还可以设置源极线，其与所述多个位线共面。设置有导电源极线栓塞，其将源极板电气地连接到源极线。将该源极板配置为连续金属层，该连续金属层用于在存储器编程操作期间为非易失性存储器单元电磁地屏蔽所述多个位线上的电压的波动。

本发明的进一步实施例可以包括形成非易失性存储器件的方法。这些方法可以包括在存储器阵列上形成第一层间绝缘层，所述存储器阵列在半导体衬底中的并排位置处具有多串非易失性存储器单元。所述多串非易失性存储器单元可以包括一排接地选择晶体管、多排非易失性存储器单元和一排串选择晶体管。然后，构图第一层间绝缘层以限定：(i)其中的至少一个源极区接触开口，其暴露接地选择晶体管的至少一个源极区，以及(ii)其中的多个漏极区接触开口，其暴露相应串选择晶体管的各自漏极区。然后，沉积导电层，该导电层延伸到第一层间绝缘层上并且延伸到所述至少一个源极区接触开口及所述多个漏极区接触开口中。然后，将沉积的导电层构图为覆盖所述多串非易失性存储器单元的源极板和多个位线接触栓塞。然后在源极板和所述多个位线接触栓塞上形成第二层间绝缘层。构图该第二层间绝缘层以在其中限定多个位线接触开口，该位线接触开口暴露所述多个位线接触栓塞中的相应的一个。然后形成多个位线，其在第二层间绝缘层上延伸并延伸到所述多个位线接触开口中。