[发明专利]形成半导体器件的方法

说明书

相关申请

本申请要求2008年12月4日提交的韩国专利申请10-2008-0122401 的优先权，通过引用将其全部内容并入本文。

技术领域

一个或多个实施方案涉及形成半导体器件的方法，更特别涉及形成其 中形成沟槽用于隔离的半导体器件的方法。

背景技术

包含于半导体器件中的晶体管形成在有源区上。有源区被用于隔离的 沟槽分隔，每个沟槽填充有用于在相邻有源区之间提供绝缘的绝缘材料。

以下对作为一种非易失性器件的NAND快闪器件进行示例性描述。

NAND快闪器件的存储单元阵列包括大量平行串。每个串均是有源区， 并且在所述串之间形成用于隔离的沟槽。此处，由于半导体器件的高度集 成，所以不仅有源区的宽度而且沟槽的宽度也变窄。因此，沟槽内部的深 宽比增加，这使得采用绝缘材料填充沟槽内部的间隙填充工艺逐渐地复杂 化。

此外，由于半导体器件的高度集成，存储单元之间的间隙也变窄，这 可导致存储单元之间的增加的干扰效应。

发明内容

根据本发明公开的实施方案，在用于浮置栅极的第一导电图案的宽度 变窄之后，在包括第一导电图案和半导体衬底的暴露表面的整个表面上形 成辅助层，并且实施蚀刻工艺，由此形成沟槽。在这种情况下，由于辅助 层，所以每个沟槽的顶部宽度可大于沟槽的底部宽度。

在本发明公开内容的一个实施方案中，一种形成半导体器件的方法包 括：提供其中限定有栅极绝缘图案和第一导电图案的半导体衬底，实施第 一蚀刻工艺以使得每个第一导电图案的宽度变窄，在第一导电图案、栅极 绝缘图案和半导体衬底的暴露表面上形成辅助层，和通过蚀刻第一导电图 案之间的半导体衬底和辅助层形成沟槽。

第一蚀刻工艺优选使用各向同性蚀刻工艺来实施，所述各向同性蚀刻 工艺优选使用采用HBr、Cl₂和O₂的混合气体的干蚀刻工艺来实施。   在形成沟槽之后，在各个沟槽内形成隔离层，降低隔离层的高度以暴 露第一导电图案的顶部，并且在包括隔离层和第一导电图案的表面上形成 介电层和第二导电层。

优选在形成沟槽和形成隔离层之间实施移除保留的辅助层的蚀刻工 艺。

当降低隔离层的高度时，优选实施移除保留的辅助层的第二蚀刻工艺。

辅助层优选由聚合物制成，辅助层优选使用CH₂F₂气体或C₅F₈气体形 成。

在第一蚀刻工艺之后，优选实施对第一导电图案的蚀刻损伤进行补偿 的处理工艺。处理工艺优选在包含仅仅O₂气体或HBr和O₂的混合气体的 气氛下实施。

当形成沟槽时，优选完全地移除辅助层或者部分辅助层保留在第一导 电图案的侧壁上。

在本发明公开内容的另一个实施方案中，一种形成半导体器件的方法 包括：提供其中限定有栅极绝缘图案和第一导电图案的半导体衬底，实施 第一蚀刻工艺以使得每个第一导电图案的宽度变窄，实施第二蚀刻工艺以 沿着均具有变窄宽度的第一导电图案而在暴露的半导体衬底中形成沟槽， 在沟槽和第一导电图案上形成辅助图案，和增加每个沟槽的深度，由此形 成隔离区。

第一蚀刻工艺优选使用各向同性蚀刻工艺来实施，所述各向同性蚀刻 工艺优选使用采用HBr、Cl₂和O₂的混合气体的干蚀刻工艺来实施。

第二蚀刻工艺优选使用各向异性蚀刻工艺来实施，所述各向异性蚀刻 工艺优选使用采用HBr、Cl₂和O₂的混合气体来实施。

在实施第一蚀刻工艺和第二蚀刻工艺之后，实施对第一导电图案的表 面损伤进行补偿的处理工艺。处理工艺优选使用仅仅等离子体源功率来实 施，和优选在包含仅仅O₂气体或HBr和O₂的混合气体的气氛下实施。优 选重复实施所述第一蚀刻工艺、第二蚀刻工艺和处理工艺。辅助图案优选 由聚合物制成。

如果在形成隔离层之前保留部分辅助图案，那么优选移除保留的辅助 图案。

附图说明

图1A至1H是说明根据本发明公开内容的一个实施方案形成半导体器 件的方法的截面图。