[发明专利]一种集成电路及其制造方法

说明书

技术领域

本发明是关于基于相变存储器材质的存储器元件以及此元件的制造方法，存储器材质包括含硫属化物(chalcogenide)的材质和其它可编程电阻材质。

背景技术

一般而言，系统单芯片(system-on-chip，SOC)技术是将多个电子系统的子系统集成于单个集成电路内，并可包含数字、模拟、混合信号以及射频功能。可集成于集成电路内的各种类型的子系统包括：微处理器(microprocessor)及微控制器内核(microcontroller core)、数字信号处理器(digital signal processor，DSP)、可配置逻辑单元(configurable logic unit)、存储器区块(memory block)、时序源(timing source)、外部接口(externalinterface)以及电源管理电路(power management circuit)等。SOC由上述硬件和控制子系统的软件(software)组成。术语“系统单芯片”可用以描述复杂的专用集成电路(application specific integrated circuit，ASIC)，其中先前通过将多个集成电路组合于一块板(board)上来达成的许多功能现在通过单个集成电路就能提供。这种集成度极大地降低了系统的尺寸和功耗，同时也普遍地降低了制造成本。

为了满足SOC的各种功能的存储器性能需求，服务于不同目的的不同类型的存储器电路通常嵌入于集成电路的不同位置，以作存储器之用，例如随机存取存储器(random access memory，RAM)、闪存(flash memory)及只读存储器(read only memory，ROM)。然而，在SOC内集成不同类型的存储元件以作各种存储器之用是困难的并导致极为复杂的设计和工艺。

因此，希望提供一种位于单个集成电路上的存储器，以解决不同存储器性能需求(诸如SOC的各种功能的需求)，同时也解决设计集成的问题。还希望提供制造此类元件的方法。

发明内容

有鉴于此，本发明的一个目的在于提供一种集成电路，包括位于衬底上的多个存储单元。多个存储单元包括：第一组存储单元，包括第一可编程电阻存储器材质；第二组存储单元，包括第二可编程电阻存储器材质。第一和第二存储器材质具有不同属性，使得第一和第二组存储单元具有不同的操作存储器特性。

本发明的另一个目的在于提供一种集成电路的制造方法，包括提供具有顶面(top surface)的存储器存取层(memory access layer)，存储器存取层包括延伸至存储器存取层的顶面的第一组电极和第二组电极。接触第一组电极的顶面形成包括第一存储器材质的第一组存储器元件，以及接触第二组电极的顶面形成包括第二存储器材质的第二组存储器元件。第一存储器材质和第二存储器材质具有不同属性，使得第一存储器元件和第二组存储器元件具有不同的操作存储器特性。

作为SOC或其它集成电路元件一部份的包括不同属性存储器材质的存储单元组在同一芯片上产生提供不同操作特性的存储单元组，操作特性例如是切换速度(swtiching speed)、循环耐受度(cycle endurance)以及数据保持度(data retention)。存储单元组可根据集成电路的需求呈现其自身的存储器功能操作特性，并可因此解决不同的存储器性能需求，例如单个集成电路上的SOC的各种功能的需求。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举本发明的实施例，并配合所附图式，作详细说明如下。

附图说明

图1是包括存储器阵列的集成电路第一实施例的方块图，存储器阵列包括含不同属性的相变材质的多组存储单元。

图2绘示了阵列实施例的示意图，其包括含第一相变材质的第一组存储单元及含第二相变材质的第二组存储单元。

图3绘示了阵列的第二实施例的示意图。

图4A至图4E绘示了实现于多组存储单元内的存储器元件的各种物理配置的横截面图。

图5是包括多个阵列的集成电路的第二实施例的方块图，此多个阵列包括含第一相变材质的第一组存储单元的第一存储器阵列以及含第二相变材质的第二组存储单元的第二存储器阵列。

图6至图11绘示了制造本发明所述的包括第一和第二相变材质的第一和第二组存储单元的工艺步骤。

图12A至图15B绘示了图8A至图10B所示的工艺实施例的替代工艺实施例。

图16至图19绘示了图7至图10B所示的工艺实施例的替代工艺实施例。