[发明专利]带滤波功能的正交信号倍频鉴相逻辑电路

说明书

技术领域

本发明涉及一种精密伺服系统领域的倍频鉴相电路，尤其涉及一种主要针 对于正交编码信号的带数字滤波功能和倍频鉴相功能的电路。

背景技术

在伺服系统的检测环节中，常由位置传感器输出脉冲数的变化量获得转子 旋转位置的增量，再通过脉冲个数与角度的对应关系准确获得转子旋转角度。 传感器的精度越高，则每个脉冲对应的角度值越小，进行角度和速度计算越精 确。而正交编码器正是用于实现伺服系统中位置的准确定位的高精度位置传感 器，常用于检测旋转运动系统的位置和速度。正交编码器可以应用于多种电机 的闭环控制，诸如永磁同步电机(PMSM)、开关磁阻电机(SRM)和交流感应 电机(ACIM)等。典型的增量式编码器包括一个放置在电机传动轴上的开槽的 码盘轮和一个用于检测该码盘轮槽口的发射器/检测器模块。通常，有三个输出， 分别为：A相、B相和C相(原点脉冲)，所提供的信息可被解码，用以提供有 关电机轴的运动信息，包括距离和方向。A相和B相这两个通道间的关系是惟 一的。如果A相超前B相，那么电机的旋转方向被认为是正向的。如果A相落 后B相，那么电机的旋转方向则被认为是反向的。第三个通道称为原点脉冲， 每转一圈产生一个脉冲，作为基准用来确定绝对位置。

然而，在正交编码器的应用过程中，信号虽然经过了前期的处理，但是多 数情况下仍然会有噪声信号污染，从而严重影响了计数的准确性，降低整个系 统的控制精度。现代设计中针对于正交编码器的滤波和倍频鉴相功能，尤其是 滤波功能往往采用硬件电路实现，这样的设计灵活性不强，且占用很大的电路 板空间，性能方面也不能完全保证。

发明内容

本发明的目的在于针对现有技术的不足，提供一种带滤波功能的正交信号 倍频鉴相逻辑电路。

本发明的目的是通过以下技术方案来实现的：一种带滤波功能的正交信号 倍频鉴相逻辑电路，它主要由滤波电路模块和倍频鉴相电路模块集合而成。接 收需要滤波的两路正交编码信号，输出鉴相信号和四倍频后的信号。

进一步地，所述滤波电路模块主要由八个D触发器，六个反相器，四个三 路与门，两个JK触发器组成。其中，第一D触发器的的输出端与第三D触发 器的D输入端相连，第三D触发器的输出端分别与第一三路与门的一个输入端、 第五D触发器的D输入端和第三反相器的输入端相连，第五D触发器的输出端 分别与第一三路与门的一个输入端、第七D触发器的D输入端和第二反相器的 输入端相连，第七D触发器的输出端分别与第一三路与门的一个输入端和第一 反相器的输入端相连；第一反相器、第二反相器和第三反相器的输出端分别与 第三三路与门的3个输入端相连，第一三路与门和第三三路与门的输出端分别 与第一JK触发器的J输入端和K输入端相连。第二D触发器的的输出端与第 四D触发器的D输入端相连，第四D触发器的输出端分别与第二三路与门的一 个输入端、第六D触发器的D输入端和第六反相器的输入端相连，第六D触发 器的输出端分别与第二三路与门的一个输入端、第八D触发器的D输入端和第 五反相器的输入端相连，第八D触发器的输出端分别与第二三路与门的一个输 入端和第四反相器的输入端相连；第四反相器、第五反相器和第六反相器的输 出端分别与第四三路与门的3个输入端相连，第二三路与门和第四三路与门的 输出端分别与第二JK触发器的J输入端和K输入端相连。所有电子元件的时钟 输入端彼此相连。

进一步地，所述倍频鉴相电路模块主要由五个D触发器，二个异或门组成。 第一JK触发器的输出端分别与第一异或门的一个输入端和第九D触发器的D 输入端相连，第二JK触发器的输出端分别与第一异或门的一个输入端和第九D 触发器的时钟输入端相连，第一异或门的输出端分别与第十D触发器的D输入 端和第二异或门的一个输入端相连，第十D触发器的输出端与第十一D触发器 的D输入端相连，第十一D触发器的输出端与第十二D触发器的D输入端相连， 第十二D触发器的输出端与第十三D触发器的D输入端相连，第十三D触发器 的输出端与第二异或门的另一个输入端相连。第十D触发器、第十一D触发器、 第十二D触发器和第十三D触发器的时钟输入端彼此相连。

本发明与现有技术相比，具有的有益的效果是：