[发明专利]阵列基板及制造方法

说明书

技术领域

本发明属于液晶显示装置领域，特别涉及利用3次掩模工艺的阵列基板及制造方法。

背景技术

液晶显示装置(Liquid Crystal Display，简称为LCD)是一种主要的平板显示装置(Flat Panel Display，简称为FPD)。根据驱动液晶的电场方向，液晶显示装置分为垂直电场型液晶显示装置和水平电场型液晶显示装置。水平电场型液晶显示装置进一步地分为：边界电场切换(Fringe Field Switching，以下简称为FFS)型液晶显示装置，共平面切换(In-Plane Switching，简称为IPS)型液晶显示装置。

图1为现有的阵列基板制造方法中经过第一次掩模工艺的示意图。图2为现有的阵列基板制造方法中经过第二次掩模工艺的示意图。图3a为现有的阵列基板制造方法中经过第三次掩模工艺的示意图。图3b为现有的阵列基板制造方法的第三次掩模工艺中沉积第二绝缘层的α区域截面示意图。图3c为现有的阵列基板制造方法的第三次掩模工艺中进行显影后的α区域截面示意图。图3d为现有的阵列基板制造方法的第三次掩模工艺中进行蚀刻后的α区域截面示意图。图3e为现有的阵列基板制造方法的第三次掩模工艺中进行灰化后的α区域截面示意图。图3f为现有的阵列基板制造方法的第三次掩模工艺中沉积像素电极层的α区域截面示意图。图3g为现有的阵列基板制造方法的第三次掩模工艺中进行剥离工艺后的α区域示意图。如图1～图3g所示，在现有的制造阵列基板的过程中，为了减少投资和提高产量，出现了通过3次掩模工艺制造液晶显示装置的阵列基板的方法，具体为：

第一次掩模工艺，沉积和第一金属层，用一个单调掩模板(full tone mask)形成栅线1和公共线2；

第二次掩模工艺，依次沉积第一绝缘层、半导体层、重掺杂n+型半导体层和第二金属层，用一个双调掩模板(dual tone mask)形成半导体层4、薄膜晶体管沟道、数据线5、源电极51和漏电极52；

第三次掩模工艺，沉积第二绝缘层6，用一个双调掩模板形成过孔，对残留的光刻胶8进行灰化，并沉积像素电极层，在剥离(lift off)残留的光刻胶之后形成像素电极。

通过剥离工艺形成像素电极时，为了剥离工艺的正常进行，需要对第二绝缘层和第一绝缘层进行干法过刻，以形成像素电极层断裂的部分。但是在干法蚀刻的时候，如果蚀刻时间过短则无法在沉积像素电极层的时候形成断裂的部分，如果蚀刻时间过长则有可能将位于栅绝缘下面的公共线露出，因此会导致像素电极和公共线电连接的缺陷。

在现有技术中，为了保证沉积像素电极层时形成断裂的部分，引发了像素电极和公共电极电连接的缺陷。

发明内容

本发明的目的是提供一种阵列基板及制造方法，以克服现有技术中为了保证沉积像素电极层时形成断裂的部分而引发的像素电极和公共电极电连接的缺陷。

为实现上述目的，本发明提供了一种阵列基板，包括：基板；设置在所述基板上面并且包含有栅线和栅电极的第一金属层；覆盖所述第一金属层和所述基板的第一绝缘层；依次形成在所述第一绝缘层上面的半导体层、重掺杂n+型半导体层以及包含有数据线、源电极和漏电极的第二金属层；覆盖所述半导体层、所述重掺杂n+型半导体层以及所述第二金属层的第二绝缘层；设置在所述第二绝缘层上面并且包含有与所述漏电极电连接的像素电极；所述第二金属层还包括：在所述像素电极周边，位于所述像素电极与所述第一金属层重叠的区域的阻刻图案。

其中，所述第一金属层还包括公共线。

其中，所述第二金属层的阻刻图案还位于所述像素电极周边的与所述数据线邻近的区域。

其中，所述第二金属层的阻刻图案均匀地设置在所述像素电极周边。

为实现上述目的，本发明还提供了一种阵列基板的制造方法，包括：第一次掩模工艺，在基板上面，形成包含有栅线和栅电极的第一金属层；第二次掩模工艺，形成用于覆盖所述第一金属层和所述基板的第一绝缘层，并且在所述第一绝缘层上面，依次形成半导体层、重掺杂n+型半导体层以及包含有数据线、源电极、漏电极和阻刻图案的第二金属层；以及第三次掩模工艺，形成用于覆盖所述半导体层、所述重掺杂n+型半导体层以及所述第二金属层的第二绝缘层，并且通过剥离方法形成像素电极；其中，所述阻刻图案形成在所述像素电极周边的所述像素电极与所述第一金属层重叠的区域。

其中，在所述第一次掩模工艺中，所述第一金属层还包括公共线。

其中，在所述第二次掩模工艺中，所述阻刻图案形成在所述像素电极周边的与所述数据线邻近的区域。