[发明专利]刻蚀方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种刻蚀方法。

背景技术

随着半导体器件的集成度提高，半导体器件的线宽越来越小，关键尺寸的控制也越来越重要，对光刻工艺的要求也越来越高。为了满足光刻的要求，除了在光刻设备方面的升级换代以外，抗反射层(Anti-Reflective Coating，ARC)技术也被应用于光刻中来提高光刻的精度。抗反射层的作用主要为：防止光线通过光刻胶后在晶圆界面发生反射。而反射的光线会与入射光发生干涉，导致光刻胶不能均匀曝光。在US5174856和US6136211的美国专利文件中还可以发现更多与上述技术方案相关的信息。

抗反射层经过了顶部抗反射层(Top Anti-Reflective Coating，TARC)和底部抗反射层(Bottom Anti-Reflective Coating，BARC)两个阶段。目前，主要使用的是底部抗反射层。在刊名为“Semiconductor ManufacturingSymposium，2001IEEE International”的第291页至294页的“Study of highdensity plasma etch for borderless contact to solve bottom anti-reflective coatingdefect for beyond 0.18μm VLSI technology”的文章中，可以发现如图1所示，对包括有底部抗反射层的晶圆10进行等离子刻蚀，所述等离子刻蚀工艺完成后晶圆10表面形成有多处条状缺陷(strip-like defect)11。

发明内容

本发明解决的问题是避免刻蚀工艺完成后，晶圆表面会形成有大量缺陷。

为解决上述问题，本发明提供了一种刻蚀方法，包括：提供晶圆，所述晶圆表面具有介质层；在所述介质层表面形成缓冲层；在所述缓冲层表面形成底部抗反射层；在所述底部抗反射层表面形成光刻胶图形，所述光刻胶图形具有两种或两种以上的密度的图案；以所述光刻胶图形为掩膜，刻蚀底部抗反射层，形成底部抗反射层图形；以所述光刻胶图形、底部抗反射层图形为掩膜，刻蚀缓冲层，形成缓冲层图形；减薄底部抗反射层图形；以底部抗反射层图形、缓冲层图形为掩膜，刻蚀介质层，形成接触孔。

与现有技术相比，本发明具有以下优点：本发明在刻蚀介质层，形成接触孔步骤之前，减薄底部抗反射层，使得密集图案所在的区域和孤立图案所在的区域的底部抗反射层图形在刻蚀介质层，形成接触孔步骤中完全去除掉，避免了残留的底部抗反射层吸附刻蚀过程中的聚合物和副产品，减少了晶圆表面形成缺陷的数量。

附图说明

图1是现有刻蚀工艺完成后形成有多处条状缺陷的示意图；

图2是本发明提供的刻蚀方法的实施例流程图；

图3至图10是本发明提供的刻蚀方法的过程示意图。

具体实施方式

由背景技术可知，现有技术中，对具有底部抗反射层的晶圆进行等离子体刻蚀，所述等离子刻蚀工艺完成后晶圆表面形成有多处条状缺陷(strip-likedefect)。

本发明的发明人发现，等离子刻蚀工艺会在晶圆形成密度不同的图案，所述缺陷在晶圆上分布与晶圆上形成的图案的密度有关，晶圆表面通常会形成大量的图案，所述晶圆表面的图案分布是不均一的，在晶圆的某些区域图案会密集，在晶圆的某些区域图案会孤立，具体地说，在晶圆上一定区域形成的图案密集，也就是说该区域单位面积图案数量多，那么，采用底部抗反射层工艺进行等离子体刻蚀，在该区域的缺陷数量就少，而在晶圆上另一区域形成的图案孤立，也就是说该区域单位面积图案数量少，那么，采用底部抗反射层工艺进行等离子体刻蚀，在该区域的缺陷数量就多。

本发明的发明人经过大量研究工作，发现在等离子体刻蚀过程中，等离子体会去除一定厚度的晶圆上底部抗反射层，这部分被去除的底部抗反射层通常被称为消耗的底部抗反射层。

用对具有底部抗反射层的晶圆进行等离子体刻蚀，晶圆上消耗的底部抗反射层在不同区域是不一样的，具体地说，晶圆上图案密集区域的消耗的底部抗反射层会大一些，在晶圆上图案孤立区域的消耗的底部抗反射层会小一些，在等离子体刻蚀完成后，在所述图案孤立区域就会残留一部分底部抗反射层，而这部分残留的底部抗反射层会吸附刻蚀过程中产生的聚合物或者副产品，在残留底部抗反射层中形成缺陷，在后续工艺中，导致在晶圆上也会相应的形成缺陷。

为此，本发明提供了一种刻蚀方法，图2是本发明刻蚀方法的流程示意图，具体包括如下步骤：

步骤S101，提供晶圆，所述晶圆表面具有介质层；