[发明专利]电路形成方法

说明书

技术领域

本发明涉及电路形成方法，特别涉及能够实现高密度/微细化的电路的形成方法。

本申请基于在日本于2007年11月1日申请的日本专利申请号码2007-285363要求优先权，并通过参照该申请，在本申请中引用。

背景技术

伴随着电子产业的飞跃发展，印刷布线基板也要求高密度化、高性能化，需求不断扩大。特别是在便携式电话、笔记本电脑、摄影机等最新的数字设备的母布线基板中，随着其小型化/薄型化，布线图案的高密度化/微细化的期望增加，要求以往以上的高连接可靠性。

作为现在使用的安装技术，多使用利用部分加成法(semi-additivemethod)、完全加成法(full additive method)的电路形成方法。

部分加成法是如下方法，即，在对基材赋予催化剂之后，作为电解电镀的通电用基底而形成无电解镀皮膜，将使成为布线图案的部位露出的镀阻剂(plating resist)作为掩模，通过电镀形成成为布线图案的电解电镀皮膜，进行电路的形成。

此外，完全加成法是如下方法，即，在对基材赋予催化剂之后，通过镀阻剂使成为布线图案的部位露出，仅通过无电解镀铜形成成为布线图案的无电解镀皮膜，进行电路的形成。

此外，在上述的安装技术之外，在要求高密度化/细线化的当今受到瞩目的是使用喷墨法的安装技术。该喷墨法是从喷墨打印头喷射/涂敷由金属纳米粒子构成的墨液滴，描画布线图案的非接触的直接构图技术，是不需要像上述部分加成法、完全加成法那样在后续的工序中除去无电解镀、催化剂等，能够减少工序，并且能够消除伴随除去无电解镀层等产生的断线等的技术，是在期待高密度微细化的近年来较多使用的技术(例如，非专利文献1)。

非专利文献1：酒井真理「インクジエツト法による回路基板製造技術」電子情報通信学会誌vol.90No.7p544-p548(2007)

专利文献1：日本特开平11-163499号公报

本发明要解决的课题

可是，在上述以往使用的技术中，分别具有如下问题。

例如，在部分加成法中，电镀时的电流的流动方式变化，结果，有在基板上的镀层厚度(电路的高度)中产生差异的问题。此外，随着电路高密度微细化，在阻剂的形成中容易发生位置偏移、显影不良等的问题，进而容易发生断线、电路的短路等。进而，由于在电镀之后，需要通过蚀刻除去作为通电用基底而形成的无电解镀皮膜，所以有由于该蚀刻导致必要的电路部分的断线，成为电路短路的原因的问题。

此外，在完全加成法中，随着电路高密度微细化，在阻剂的形成中容易发生位置偏移、显影不良等的问题，容易发生断线、电路的短路。进而，在该完全加成法的工法上，因为在镀阻剂之下残留催化剂，所以当电路微细化时，由于该催化剂的存在引起电路间的绝缘性的下降，引起短路的可能性增高。另一方面，如果蚀刻除去该催化剂的话，存在可能引起必要的电路部分的断线等的问题。

进而，在喷墨法中，的确，与上述部分加成法和完全加成法不同，不需要蚀刻除去无电解镀、催化剂，能够不使用阻剂而描画布线图案，因此能够以较少的工序形成微细的布线图案，也能够改善断线等的问题。可是，在喷墨法的情况下，如图3A至图3C表示其过程那样，在玻璃环氧树脂等的绝缘树脂100将形成电路图案的导电性糊料101通过喷墨法喷射/涂敷之后，为了确保电导率或能够在布线中流过的电流容量(electrical capacity)，在进行印刷、干燥、固化之后的导电性糊料101上需要以无电解镀102等做成需要的厚度，当电路微细化时，该无电解镀102等相对于基板面不仅在垂直方向、在水平方向(布线与布线之间的方向)也生长，因此在电路间该无电解镀102等相互接触，存在容易发生电路的短路的问题(例如，专利文献1)。

发明内容

本发明正是鉴于上述现有技术的问题而完成的，其目的在于提供一种不会发生电路的位置偏移、短路、断线的微细的电路的形成方法。

在本发明的电路形成方法中，为了解决上述课题，具有：图案形成工序，在绝缘树脂上形成电路图案；层叠工序，在形成了上述电路图案的绝缘树脂上，层叠绝缘树脂层；沟槽形成工序，在上述层叠工序中层叠了的绝缘树脂层形成沟槽，使上述电路图案露出；以及无电解镀工序，在上述沟槽形成工序中形成的沟槽中，通过无电解镀埋入镀金属。

附图说明

图1是概略地表示通过本实施方式的电路形成方法形成的电路基板的剖面图。

图2A至图2D是概略地表示本实施方式的电路形成工序的剖面图。