[发明专利]具有垂直存取装置的存储器

说明书

相关申请案

本专利申请案主张2007年1月22日申请的第11/656,125号美国申请案的优先权益，所述申请案以引用的方式并入本文中。 

技术领域

本文中揭示的信息大体上涉及集成电路装置和制造方法，包含半导体存储器装置和形成所述装置的方法。 

背景技术

许多电子装置例如个人计算机、工作站、计算机服务器、大型主机和其它与计算机有关的设备(例如打印机、扫描仪和硬盘驱动器)需要提供较大数据存储能力同时招致的功率损耗较低的存储器装置。一种类型的非常适合用于前述装置的存储器装置是动态随机存取存储器(DRAM)。 

简而言之，且一般而言，DRAM包含具有多个合适地布置成行和列的存储器单元的存储器阵列。多个导电“字线”沿阵列的行定位以耦合相应行中的单元，而多个导电“位线”沿阵列的列定位，且耦合到相应列中的单元。阵列中的存储器单元包含存取装置(例如晶体管)和存储装置(例如电容器)。所述存取装置和所述存储装置可操作地耦合，以便通过在存储装置上外加预定的电荷状态(对应于选定逻辑状态)并通过存取装置存取电荷状态以检索存储的信息而将信息存储在存储器单元内。 

通过激活字线中的特定一者，同时激活位线中的特定一者来选择存储器阵列中的个别存储器单元。因此，为了写入到存储器单元，将选定位线驱动到高或低逻辑状态，其中将存取装置接通足够的时间以便将存储装置充电到高或低逻辑状态。随后将存取装置断开，从而在存储装置上留下选定的逻辑状态。由于通常会发生电流泄漏，所以周期性地对存储装置进行刷新，以便在存储装置中维持所要的逻辑状态。为了对存储在存储器单元中的逻辑状态进行读取或刷新，准许位线在存取装置接通时浮动，从而可感测并合适地放大位线上的微小电位差。如果电位差超过了预定阈值，则对单元进行刷新。 

为了增加DRAM装置的存储器容量，已稳定地减小存储器单元的组件占据的表面积，以便可增加半导体衬底上的存储器单元的堆积密度。已通过以下方式来实现表面积的减小和堆积密度的相应提高：存储器单元组件的特征尺寸总体减小，且形成显著三维的存储器单元组件，使得存储器单元组件除了大体上在衬底的表面上延伸之外还延伸到衬底中。 

一种显著提高存储器装置中的存储器单元的堆积密度的有用的结构是垂直存取装置。一般而言，在蚀刻于衬底中的凹座中形成垂直存取装置。因此形成一对垂直侧壁，其中一水平底面在所述垂直侧壁之间延伸。通常将介电层施加于凹座内部，且采用选择性掺杂向侧壁区施加所要的导电性。栅极结构通常邻近所述侧壁区定位。如所属领域中众所周知，垂直存取装置的各个部分于是可操作地耦合到存储器装置的各个其它部分。 

虽然垂直存取装置通常会提高堆积密度，但现有技术垂直存取装置中存在的一个显著缺点是隅角区可能产生相对高的静电电位，其可能会导致隅角区中的局部介电击穿。虽然隅角区中的介电击穿可至少部分地通过介电绝缘层的厚度的增加而受到抑制，但此方法会引起若干缺陷。举例来说，随着选定介电层的厚度增加，装置中的栅极电容减小，这可能会对装置的开关时间产生不利影响。 

发明内容

本申请案中已揭示各种实施例。在一方面中，一种用于存储器装置的存储器阵列可包含：多个存储器单元，其形成在半导体衬底上且耦合到形成在所述衬底上的字线和大体上垂直的位线。每一存储器单元可进一步包含：存储装置；及存取装置，其形成在所述衬底上，且耦合到所述存储装置并耦合到所述字线中的选定一者及所述位线中的选定一者。所述阵列可进一步包含：凹座，其形成在所述衬底中，其可包含一对相对侧壁及在所述侧壁之间延伸的底面，所述侧壁可包含所述存取装置的有源区。所述阵列还包含导电薄膜结构，其至少部分地设置在所述凹座的相应侧壁上；以及介电层，其插入在所述有源区与所述导电薄膜结构之间。 

在另一方面中，一种用于存储器装置的存储器阵列可包含：多个存储器单元，其形成在半导体衬底上且耦合到形成在所述衬底上的字线和大体上垂直的位线。所述存储器阵列可进一步包含：多个存储装置；以及多个存取装置，其形成在所述衬底中，且可操作地耦合到所述存储装置并耦合到所述字线中的选定一者及所述位线中的选定一者。所述阵列还可包含：凹座，其形成在所述半导体衬底中且在所述存取装置之间延伸，且包 含一对相对侧壁及在所述侧壁之间延伸的底面，其中所述侧壁可包含所述存取装置的有源区。导电薄膜结构可至少部分地设置在所述凹座的相应侧壁上，且介电层可插入在所述有源区与所述导电薄膜结构之间。